[实用新型]一种内置肖特基的沟槽式MOS芯片有效
| 申请号： | 201720353391.4 | 申请日： | 2017-04-06 |
| 公开（公告）号： | CN206711896U | 公开（公告）日： | 2017-12-05 |
| 发明（设计）人： | 关仕汉 | 申请（专利权）人： | 淄博汉林半导体有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 淄博佳和专利代理事务所37223 | 代理人： | 孙爱华 |
| 地址： | 255086 山东省淄博市高新技术*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种内置肖特基的沟槽式MOS芯片，属于半导体芯片制造领域。包括衬底、外延层以及若干沟槽（10），相邻两个沟槽（10）之间形成MOS结构，其特征在于沟槽（10）内部间隔分为上下两部，在沟槽（10）下部的底面上设置有沟槽底部肖特基界面（9）；在外延层中设置有与外延层半导体类型相反的保护区。在本内置肖特基的沟槽式MOS芯片中，在沟槽内设置肖特基芯片，保证了芯片开关频率且无需增大芯片体积，提高了相同面积芯片上沟槽的密度，使得相同面积芯片下其功率大大提高，沟槽下部外延层内保护区的设计同时减小了反向漏流。本设计的芯片在栅极下做肖特基起到双层多晶硅屏蔽栅的作用，有效降低栅漏电容，有效提高开关频率。 | ||
| 搜索关键词： | 一种 内置 肖特基 沟槽 mos 芯片 | ||
【主权项】：
一种内置肖特基的沟槽式MOS芯片，包括衬底以及位于衬底上方的外延层，自外延层的上表面并排设置有若干沟槽（10），在外延层的顶部相邻两个沟槽（10）之间形成MOS结构，其特征在于：沟槽（10）内部通过绝缘层间隔分为上下两个腔室，在沟槽（10）下侧腔室的底面上设置有沟槽底部肖特基界面（9）；在外延层中设置有与外延层半导体类型相反的保护区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于淄博汉林半导体有限公司，未经淄博汉林半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201720353391.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
