[实用新型]处理单元、电子系统和电子装置有效
申请号: | 201720454309.7 | 申请日: | 2017-04-26 |
公开(公告)号: | CN207557928U | 公开(公告)日: | 2018-06-29 |
发明(设计)人: | V·昂德 | 申请(专利权)人: | 意法半导体(鲁塞)公司 |
主分类号: | G06F9/445 | 分类号: | G06F9/445;G06F15/78 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张昊 |
地址: | 法国*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开涉及处理单元、电子系统和电子装置。例如,至少一个微代码存储在至少一个程序存储器中,并且旨在被处理单元的至少一个中央处理单元所执行,该处理单元包括与每个程序存储器相关联的存储器控制器以及至少一个硬件外围设备。根据一种可能的实施方式,该方法包括:响应于更新每个微代码的至少一个请求,向每个硬件外围设备传输从由每个相应存储器控制器生成的基本授权请求信号中获得的全局授权请求信号;响应于该全局授权请求信号并且在满足预定基本条件之后,对从由每个硬件外围设备所生成的基本授权信号中获得的全局授权信号进行传输;以及由该相应存储器控制器更新每个微代码。 | ||
搜索关键词: | 处理单元 存储器控制器 授权请求信号 硬件外围设备 微代码 程序存储器 电子系统 电子装置 授权信号 全局 传输 基本条件 响应 更新 存储 关联 | ||
【主权项】:
1.一种处理单元(UT),其特征在于,包括:至少一个程序存储器(MP1,MP2),至少一个中央处理单元(CPU1,CPU2),所述至少一个中央处理单元旨在执行存储在所述至少一个程序存储器(MP1,MP2)中的至少一个微代码(MC1,MC2),存储器控制器(CM1,CM2),所述存储器控制器与每个程序存储器(MP1,MP2)相关联,每个存储器控制器(CM1,CM2)被配置成用于响应于更新所述相关联的微代码(MC1,MC2)的至少一个请求(DMC1,DMC2)而生成基本授权请求信号(SEDA1,SEDA2),至少一个硬件外围设备(PM1,PM2,PM3),第一生成装置(MG1),所述第一生成装置被配置成用于从每个基本授权请求信号(SEDA1,SEDA2)中生成全局授权请求信号(SGDA),并向每个硬件外围设备(PM1,PM2)传输所述全局授权请求信号(SGDA),所述硬件外围设备(PM1,PM2,PM3)中的所述至少一个硬件外围设备被配置成用于响应于所述全局授权请求信号(SGDA)并在满足所述硬件外围设备(PM1,PM2,PM3)中的所述至少一个硬件外围设备内的预定基本条件之后生成基本授权信号(SEA1,SEA2,SEA3),第二生成装置(MG2),所述第二生成装置被配置成用于从所述基本授权信号(SEA1,SEA2,SEA3)中的所述至少一个基本授权信号中生成全局授权信号(SGA),并将所述全局授权信号(SGA)传输到每个存储器控制器(CM1,CM2),每个存储器控制器(CM1,CM2)另外被配置成用于仅在接收到所述全局授权信号(SGA)之后更新相应的所述微代码(MC1,MC2)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201720454309.7/,转载请声明来源钻瓜专利网。