[实用新型]一种能够减小电源电压影响的振荡器电路

摘要

本实用新型公开了一种能够减小电源电压影响的振荡器电路。一种能够减小电源电压影响的振荡器电路由偏置电流产生电路、三个延迟电路和驱动电路构成。本实用新型的有益效果在于电源电压升高时，第一PNP管的发射极电流增加，增加的电流使得第一电阻压降增加，增加的电流会通过第一PNP管的发射极流到地，流过第二电阻上的电流不会增加，使得流过第一NPN管发射极电流不会增加，这样电容的放电电流受电源电压影响小，即是对振荡频率的精度影响小。

主权项

一种能够减小电源电压影响的振荡器电路，其特征在于：包括第一电阻、第二电阻、第一PNP管、第一NPN管、第一PMOS管、第一NMOS管、第二NPN管、第二NMOS管、第二PMOS管、第三NMOS管、第三NPN管、第四NMOS管、第三PMOS管、第五NMOS管、第四NPN管、第六NMOS管、第四PMOS管和第七NMOS管；所述第一电阻的一端接电源电压VCC，另一端接所述第一PNP管的发射极和所述第二电阻的一端；所述第二电阻的两端分别接所述第一PNP管的发射极和基极；所述第一PNP管的基极接所述第二电阻的一端和所述第一NPN管的基极和集电极和所述第二NPN管的基极和所述第三NPN管的基极和所述第四NPN管的基极，集电极接地，发射极接所述第一电阻的一端和所述第二电阻的一端；所述第一NPN管的基极和集电极接在一起再接所述第二电阻的一端和所述第一PNP管的基极和所述第二NPN管的基极和所述第三NPN管的基极和所述第四NPN管的基极，发射极接地；所述第一电阻、所述第二电阻、所述第一PNP管和所述第一NPN管组成偏置电流产生电路；所述第一PMOS管的栅极接所述第一NMOS管的栅极和所述第三PMOS管的漏极和所述第五NMOS管的漏极和所述第六NMOS管的栅极和所述第四PMOS管的栅极和所述第七NMOS管的栅极，漏极接所述第一NMOS管的漏极和所述第二NMOS管的栅极和所述第二PMOS管的栅极和所述第三NMOS管的栅极，源极接电源电压VCC；所述第一NMOS管的栅极接所述第一PMOS管的栅极和所述第三PMOS管的漏极和所述第五NMOS管的漏极和所述第六NMOS管的栅极和所述第四PMOS管的栅极和所述第七NMOS管的栅极，漏极接所述第一PMOS管的漏极和所述第二NMOS管的栅极和所述第二PMOS管的栅极和所述第三NMOS管的栅极，源极接所述第二NPN管的集电极；所述第二NPN管的基极接所述第二电阻的一端和所述第一PNP管的基极和所述第一NPN管的基极和集电极和所述第三NPN管的基极和所述第四NPN管的基极，集电极接所述第一NMOS管的源极，发射极接地；所述第二NMOS管的栅极接所述第一PMOS管的漏极和所述第一NMOS管的漏极和所述第二PMOS管的栅极和所述第三NMOS管的栅极，漏极接地，源极接地；所述第二PMOS管的栅极接所述第一PMOS管的漏极和所述第一NMOS管的漏极和所述第二NMOS管的栅极和所述第三NMOS管的栅极，漏极接所述第三NMOS管的漏极和所述第四NMOS管的栅极和所述第三PMOS管的栅极和所述第五NMOS管的栅极，源极接电源电压VCC；所述第三NMOS管的栅极接所述第二PMOS管的栅极和所述第一PMOS管的漏极和所述第一NMOS管的漏极和所述第二NMOS管的栅极，漏极接所述第二NMOS管的漏极和所述第四NMOS管的栅极和所述第三PMOS管的栅极和所述第五NMOS管的栅极，源极接所述第三NPN管的集电极；所述第三NPN管的基极接所述第二电阻的一端和所述第一PNP管的基极和所述第一NPN管的基极和集电极和所述第二NPN管的基极和所述第四NPN管的基极，集电极接所述第三NMOS管的源极，发射极接地；所述第四NMOS管的栅极接所述第二PMOS管的漏极和所述第三NMOS管的漏极和所述第三PMOS管的栅极和所述第五NMOS管的栅极，漏极接地，源极接地；所述第三PMOS管的栅极接所述第四NMOS管的栅极和所述第二PMOS管的漏极和所述第三NMOS管的漏极和所述第五NMOS管的栅极，漏极接所述第一PMOS管的栅极和所述第一NMOS管的栅极和所述第五NMOS管的漏极和所述第六NMOS管的栅极和所述第四PMOS管的栅极和所述第七NMOS管的栅极，源极接电源电压VCC；所述第五NMOS管的栅极接所述第三PMOS管的栅极和所述第四NMOS管的栅极和所述第二PMOS管的漏极和所述第三NMOS管的漏极，漏极接所述第一PMOS管的栅极和所述第一NMOS管的栅极和所述第三PMOS管的漏极和所述第六NMOS管的栅极和所述第四PMOS管的栅极和所述第七NMOS管的栅极，源极接所述第四NPN管的集电极；所述第四NPN管的基极接所述第二电阻的一端和所述第一PNP管的基极和所述第一NPN管的基极和集电极和所述第二NPN管的基极和所述第三NPN管的基极，集电极接所述第五NMOS管的源极，发射极接地；所述第六NMOS管的栅极接所述第三PMOS管的漏极和所述第五NMOS管的漏极和所述第一PMOS管的栅极和所述第一NMOS管的栅极和所述第四PMOS管的栅极和所述第七NMOS管的栅极，漏极接地，源极接地；所述第四PMOS管的栅极接所述第六NMOS管的栅极和所述第五NMOS管的漏极和所述第三PMOS管的漏极和所述第一PMOS管的栅极和所述第一NMOS管的栅极和所述第七NMOS管的栅极，漏极作为振荡器的输出端OSCOUT，源极接电源电压VCC；所述第七NMOS管的栅极接所述第六NMOS管的栅极和所述第五NMOS管的漏极和所述第三PMOS管的漏极和所述第一PMOS管的栅极和所述第一NMOS管的栅极和所述第四PMOS管的栅极，漏极作为振荡器的输出端OSCOUT，源极接地。