[实用新型]一种通用输入输出时序处理器

摘要

本实用新型涉及一种通用输入输出时序处理器，其特征在于由总线接口桥、处理器寄存器堆、时序控制状态机、时序发生计数器、时序RAM存储器、串并转换控制器组成，所述处理器寄存器堆包含多个序列控制寄存器组。本实用新型的有益效果是实现一种通用的，即支持各种数字端口输入输出时序变化要求，应对复杂多变的各种数字接口协议；降低芯片研发周期；功耗更低。

主权项

一种通用输入输出时序处理器，其特征在于：由总线接口桥、处理器寄存器堆、时序控制状态机、时序发生计数器、时序RAM存储器、串并转换控制器组成，所述处理器寄存器堆包含多个序列控制寄存器组，其中：所述总线接口桥分别连接处理器寄存器堆、时序RAM存储器，总线接口桥从总线上接收CPU的各种命令传递给各个寄存器，起到了一个命令格式转换的作用；所述处理器寄存器堆连接时序控制状态机，处理器寄存器堆用于暂存处理器的处理数据；所述时序控制状态机连接时序发生计数器，时序控制状态机由取指控制器、译码器、执行器组成，取指器用于读取控制代码，译码器用于分析代码并翻译成执行器便于执行控制的代码，执行器用于配合计数器具体实施控制；所述时序发生计数器连接时序RAM存储器；时序RAM存储器连接串并转换控制器组，时序RAM存储器存储各个序列的控制代码，方便于序列状态机和串并转换控制器的读取，所述串并转换控制器用于完成位宽转换，从时序RAM存储器读取数据，然后依次输送到指定的引脚上。