[实用新型]基于FPGA的高速数据采集装置有效
| 申请号： | 201720545962.4 | 申请日： | 2017-05-16 |
| 公开（公告）号： | CN206741275U | 公开（公告）日： | 2017-12-12 |
| 发明（设计）人： | 徐霞;罗小彬;张强;高颂;徐玮巍;孙晨晨;徐寅林 | 申请（专利权）人： | 南京师范大学 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 南京苏高专利商标事务所(普通合伙)32204 | 代理人： | 孟红梅 |
| 地址： | 210046 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于FPGA的高速数据采集装置，包括FPGA芯片、AD转换芯片、SDRAM芯片和上位机；所述FPGA芯片分别与AD转换芯片、SDRAM芯片以及上位机相连接；所述FPGA芯片接收上位机的控制信号，从AD转换芯片采集数据并存储至SDRAM芯片，并将SDRAM芯片中所存储的数据反馈至上位机；所述FPGA芯片输出AD转换芯片和SDRAM芯片的时钟信号。本实用新型采用的FPGA芯片在整个采集装置中起着“桥梁”作用,把AD采样及SDRAM存储以及单片机这几个器件联系起来协调工作，可以解决直接采用单片机控制存在的速度慢、内存小而引起大量数据发送不及时和数据接收没有地方缓存的问题。 | ||
| 搜索关键词： | 基于 fpga 高速 数据 采集 装置 | ||
【主权项】：
基于FPGA的高速数据采集装置，其特征在于，包括FPGA芯片、AD转换芯片、SDRAM芯片和上位机；所述FPGA芯片分别与AD转换芯片、SDRAM芯片以及上位机相连接；所述FPGA芯片接收上位机的控制信号，从AD转换芯片采集数据并存储至SDRAM芯片，并将SDRAM芯片中所存储的数据反馈至上位机；所述FPGA芯片输出AD转换芯片和SDRAM芯片的时钟信号；所述FPGA芯片运用1个I/O口与AD转换芯片的使能端连接，运用8个I/O口与AD转换芯片的数据端口连接；所述FPGA芯片运用13个I/O口与SDRAM的地址线连接，运用两个I/O口与SDRAM片区连接，运用4个I/O口与SDRAM的CS、RAS、CAS以及WE连接，运用8个I/O口与SDRAM的数据端口连接；FPGA芯片通过串口芯片与上位机连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京师范大学，未经南京师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201720545962.4/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
