[实用新型]一种用于癌细胞筛查的荧光光谱测量集成电路

摘要

一种用于癌细胞筛查的荧光光谱测量集成电路，由BDJ光电流提取放大电路1、光电流流向选择电路2、电流‑电压转换电路3、复位控制电路4、电压‑频率转换电路5、整形反馈电路6、占空比调节电路7组成。本实用新型以掩埋CMOS双PN结光电二极管(BDJ)为光传感单元，将微弱的荧光信号转换成容易测量的电信号，提取出有用的光谱信息。本实用新型输出端无需模数转换接口而可直接与单片机等处理器相连，可与光传感单元BDJ单片集成，实现癌细胞荧光光谱测量系统的微型化和智能化。

主权项

一种用于癌细胞筛查的荧光光谱测量集成电路，由BDJ光电流提取放大电路(1)、光电流流向选择电路(2)、电流‑电压转换电路(3)、复位控制电路(4)、电压‑频率转换电路(5)、整形反馈电路(6)、占空比调节电路(7)组成；所述BDJ光电流提取放大电路(1)中，输出端1b连光电流流向选择电路(2)的第一输入端21a，输入端1a连接到光电流流向选择电路2的输出端2b；BDJ光电流提取放大电路(1)由PMOS管P1、P2、P3、P4，NMOS管N1、N2、N3、N4、N5、N6和以及掩埋CMOS双PN结光电二极管组成；所述PMOS管P1源极接电源VDD，栅漏短接，漏极连所述PMOS管P2源极，栅极与所述PMOS管P3栅极相连，所述PMOS管P2栅漏短接，漏极与所述NMOS管N3漏极相连，所述PMOS管P3源极与电源VDD相连，漏极与所述PMOS管P4源极相连，所述PMOS管P4栅极与所述PMOS管P2栅极相连，漏极作为该BDJ光电流提取放大电路(1)的输出端1b，所述浅PN结光电二极管D1和所述深PN结光电二极管D2阴极相连并与电源VDD相连，阳极相连并与所述NMOS管N1漏极相连，所述NMOS管N1栅漏相连并与所述NMOS管N3栅极相连，源极与所述NMOS管N2漏极相连，所述NMOS管N2栅漏相连并与所述NMOS管N4栅极相连，源极接地，所述NMOS管N3源极与所述NMOS管N4漏极相连，所述NMOS管N4源极接地，所述NMOS管N5栅极与所述NMOS管N3栅极相连，漏极作为该BDJ光电流提取放大电路(1)的输入端1a，源极与所述NMOS管N6漏极相连，所述NMOS管N6栅极与所述NMOS管N4栅极相连，源极接地；所述光电流流向选择电路(2)中，第一输入端21a与BDJ光电流提取放大电路(1)中的输出端1b相连，第二输入端22a与整形反馈电路6的输出端6b相连，输入/输出双向端2a/b与所述电流‑电压线性转换电路(3)中的输入/输出双向端3a/b相连；光电流流向选择电路(2)由NMOS管N7、N8、N9和PMOS管P5、P6、P7组成；所述NMOS管N7栅极与所述PMOS管P6栅极、所述PMOS管P7栅极、所述NMOS管N9栅极相连，并引出端口作为本光电流流向选择电路(2)的第二输入端22a，所述NMOS管N7漏极与所述PMOS管P5源极相连，源极与所述PMOS管P5漏极相连，所述PMOS管P6源极与所述NMOS管N8漏极相连并与所述PMOS管P5漏极相连，并且引出端口作为该光电流流向选择电路(2)的输入/输出双向端2a/b，所述PMOS管P6漏极与所述NMOS管N8源极相连，并作为该光电流流向选择电路(2)的输出端，所述NMOS管N8栅极与所述PMOS管P5栅极、所述PMOS管P7漏极、所述NMOS管N9漏极相连，所述PMOS管P7源极与电源VDD相连，漏极与所述NMOS管N9漏极相连，所述NMOS管N9源极接地；所述电流‑电压转换电路(3)中，输入端3a与所述复位控制电路4的第一输出端41b相连，输出端3b与所述复位控制电路(4)的输入端4a相连，输入/输出双向端3a/b与所述光电流流向选择电路(2)的输入/输出双向端2a/b相连；电流‑电压转换电路(3)由PMOS管P8、P9、P10、P10、P11，NMOS管N10、N11、N12、N13以及电容C1组成；所述PMOS管P8源极接电源VDD，栅极接所述PMOS管P10栅极，漏极接所述PMOS管P9源极，所述PMOS管P9栅极接所述PMOS管P11栅极，漏极接所述NMOS管N10漏极，并作为该电流‑电压转换电路(3)的输出端3b，所述PMOS管P10栅漏相连，源极接电源VDD，漏极与所述PMOS管P11源极相连，所述PMOS管P11栅漏相连，漏极与所述NMOS管N12漏极相连，所述NMOS管N10栅极接所述NMOS管N12栅极，源极接所述NMOS管N11漏极，所述NMOS管N11源极接地，栅极作为该电流‑电压转换电路(3)的输入/输出双向端3a/b，所述NMOS管N12栅漏短接，源极接所述NMOS管N13漏极，所述NMOS管N13栅漏短接，源极接地，所述电容C1一端接所述PMOS管P9漏极，另一端接所述NMOS管N11栅极，并引出端口作为该电流‑电压转换电路(3)的输入端3a；所述复位控制电路(4)的第一输入端4a与电流‑电压转换电路(3)的输出端3b相连，第一输出端41b与所述电流‑电压转换电路(3)的输入端3a相连，第二输出端42b与所述电压‑频率转换电路5的输入端5a相连，第二输入端RES输入复位信号；复位控制电路(4)由NMOS管N14、N15和PMOS管P12、P13组成；所述NMOS管N14漏极与所述PMOS管P12源极相连，并引出端口作为该复位控制电路(4)的第一输出端41b，所述NMOS管N14源极与所述PMOS管P12漏极相连，并引出端口作为该复位控制电路(4)的第一输入端4a，同时引出端口作为该复位控制电路(4)的第二输出端42b，所述NMOS管N14栅极作为该复位控制电路(4)的第二输入端RES，所述PMOS管P12栅极与所述PMOS管P13漏极相连，所述PMOS管P13源极与电源VDD相连，栅极与所述NMOS管N15栅极相连并与所述NMOS管N14栅极相连，所述PMOS管P13漏极与所述NMOS管N15漏极相连，所述NMOS管N15源极接地；所述电压频率转换电路(5)的输入端5a与所述复位控制电路(4)的第二输出端42b相连，输出端5b与所述整形反馈电路(6)的输入端6a端相连；电压‑频率转换电路(5)由PMOS管P14、P15、P16和NMOS管N16、N17、N18组成；所述PMOS管P14源极接电源VDD，栅极与所述PMOS管P15栅极、所述NMOS管N16栅极、所述NMOS管N17栅极相连，并引出端口作为该电压‑频率转换电路(5)的输入端5a，漏极与所述PMOS管P15源极相连，所述PMOS管P15漏极与所述NMOS管N16漏极相连，所述NMOS管N16源极与所述NMOS管N17漏极相连，所述NMOS管N17源极接地，所述PMOS管P16源极与所述PMOS管P14漏极相连，漏极接地，栅极与所述NMOS管N18栅极相连，并与所述PMOS管P15漏极以及所述NMOS管N16漏极相连，所述NMOS管N18源极与所述NMOS管N16源极以及所述NMOS管N17漏极相连，漏极与电源VDD相连，所述NMOS管N18栅极作为电压‑频率转换电路(5)的输出端5b；所述整形反馈电路(6)的输入端6a与所述电压‑频率转换电路(5)的输出端5b相连，输出端6b与所述占空比调节电路7的输入端7a相连；整形反馈电路(6)由PMOS管P17和NMOS管N19组成；所述PMOS管P17源极接电源VDD，栅极与所述NMOS管N19栅极相连并作为该整形反馈电路6输入端6a，漏极与所述NMOS管N19漏极相连并作为该整形反馈电路(6)输出端，所述NMOS管N19源极接地；所述占空比调节电路(7)的输入端7a与所述整形反馈电路6的输出端6b相连，输出端为整个荧光光谱测量集成电路的输出端；占空比调节电路(7)由PMOS管P18、P19、P20、P21、P22、P23和NMOS管N20、N21、N22、N23、N24、N25以及电容C2、C3组成；所述PMOS管P18源极接电源VDD，栅极与所述NMOS管N20栅极相连，且与所述NMOS管N23栅极和所述PMOS管P19栅极相连并引出端口作为该占空比调节电路(7)的输入端7a，所述PMOS管P18漏极与所述NMOS管N20漏极相连，所述NMOS管N20源极接地，所述PMOS管P19源极与所述NMOS管N21漏极相连，且与所述PMOS管P23漏极以及所述NMOS管N25漏极相连，所述PMOS管P19漏极与所述NMOS管N21源极、所述PMOS管P20栅极、所述NMOS管N22栅极相连，所述NMOS管N21栅极与所述PMOS管P18漏极、所述PMOS管P21栅极相连，所述电容C2一端连所述PMOS管P19漏极，另一端接地，所述PMOS管P20源极接电源VDD，漏极与所述NMOS管N22漏极相连，且与所述NMOS管N23漏极和所述PMOS管P21源极相连，所述NMOS管N22源极接地，所述NMOS管N23源极与所述PMOS管P21漏极相连，且与所述PMOS管P22栅极和所述NMOS管N24栅极相连，所述电容C3一端接所述PMOS管P21漏极，另一端接地，所述PMOS管P22源极接电源VDD，漏极与所述NMOS管N24漏极相连并引出输出端output，所述NMOS管N24源极接地，所述PMOS管P23源极接电源VDD，漏极与所述NMOS管N25漏极相连，栅极与所述NMOS管N25栅极相连并与输出端output相连，所述NMOS管N25源极接地。