[实用新型]集成电路有效
| 申请号： | 201720633211.8 | 申请日： | 2017-06-02 |
| 公开（公告）号： | CN206877987U | 公开（公告）日： | 2018-01-12 |
| 发明（设计）人： | 李岩;秦海阳 | 申请（专利权）人： | 北京集创北方科技股份有限公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544 |
| 代理公司： | 北京成创同维知识产权代理有限公司11449 | 代理人： | 蔡纯,张靖琳 |
| 地址： | 100176 北京市大*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种集成电路，包括交替堆叠的多个金属层和多个通孔层；位于所述多个金属层和所述多个通孔层中的多个导电通道；以及器件层，与所述多个金属层中的最底部金属层邻接，并且至少包括一组异或门，每组异或门包括多个异或门，其中，所述多个导电通道形成从所述多个金属层中的最顶部金属层至最底部金属层的多个导电路径，所述多个导电路径中的每一个导通或断开表示逻辑值，所述多个异或门与所述多个导电路径连接，用于读取所述逻辑值，其中，所述逻辑值表征版本号。本实用新型可以通过更改任一金属层或通孔层实现逻辑值的更改，且导电通道不存在浮空，提高抗干扰能力。 | ||
| 搜索关键词： | 集成电路 | ||
【主权项】：
一种集成电路，包括：交替堆叠的多个金属层和多个通孔层；位于所述多个金属层和所述多个通孔层中的多个导电通道；以及器件层，与所述多个金属层中的最底部金属层邻接，并且至少包括一组异或门，每组异或门包括多个异或门，其中，所述多个导电通道形成从所述多个金属层中的最顶部金属层至最底部金属层的多个导电路径，所述多个导电路径中的每一个导通或断开表示逻辑值，所述多个异或门与所述多个导电路径连接，用于读取所述逻辑值，其中，所述逻辑值表征版本号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京集创北方科技股份有限公司，未经北京集创北方科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201720633211.8/，转载请声明来源钻瓜专利网。
