[实用新型]一种基于ARM+FPGA架构的路由器

摘要

本实用新型公开了一种基于ARM+FPGA架构的路由器，所述路由器的结构包括三个模块主控制模块、WAN口模块和LAN口模块，其中主控制模块包括主控芯片及其外围器件主控芯片采用ARM+FPGA架构的处理器，外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、RS232电平转换芯片以及时钟复位芯片。本实用新型提供1个千兆WAN口、10个LAN口（包括8个百兆LAN口和2个千兆LAN口），与传统路由器设计方案相比具有数据处理速度快、网络管理功能丰富、性价比高，且可根据项目实际需求在FPGA中灵活实现所需功能的优点。

主权项

一种基于ARM+FPGA架构的路由器，其特征在于，所述路由器的结构包括三个模块：主控制模块、WAN口模块和LAN口模块，其中主控制模块包括主控芯片及其外围器件：主控芯片采用ARM+FPGA架构的处理器，外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、RS232电平转换芯片以及时钟复位芯片，其中：DDR3内存芯片和主控芯片的DDR3 controller相连，用于操作系统和应用程序的运行；Flash芯片和主控芯片的memory controller相连，用于存放firmware文件；iNAND芯片和主控芯片的SDIO controller相连作为应用程序的存储芯片；RS232电平转换芯片和主控芯片的UART接口相连作为路由器的调试接口；主控芯片的千兆MAC_1通过RGMII和千兆PHY芯片相连，构成路由器的WAN模块；主控芯片的千兆MAC_2通过RGMII和switch芯片相连构成路由器的LAN模块；主控芯片的SMI接口在FPGA内生成，用于对switch芯片寄存器进行配置管理。