[实用新型]一种DCS控制器工程在线更新电路有效
| 申请号： | 201721053805.8 | 申请日： | 2017-08-22 |
| 公开（公告）号： | CN207216405U | 公开（公告）日： | 2018-04-10 |
| 发明（设计）人： | 巩向信;樊东静 | 申请（专利权）人： | 浙江正泰中自控制工程有限公司 |
| 主分类号： | G05B19/418 | 分类号： | G05B19/418 |
| 代理公司： | 浙江杭知桥律师事务所33256 | 代理人： | 王梨华,陈丽霞 |
| 地址： | 310018 浙江省杭州市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及工业自动化控制领域，公开一种DCS控制器工程在线更新电路，包括CPU芯片、常用内存、备用内存、总逻辑收发阵列电路、CPLD可编辑逻辑控制器、PHY芯片、RJ45接口电路和CAN收发器，CPU芯片与CPLD可编辑逻辑控制器之间连接总逻辑收发阵列电路，CPLD可编辑逻辑控制器连接常用内存和备用内存，CPU芯片控制CPLD可编辑逻辑控制器与常用内存和备用内存进行通讯；CPU芯片通过RGMII接口连接2个PHY芯片，2个PHY芯片均连接有CLK时钟和RJ45接口电路，CPU芯片连接CAN收发器。本实用新型使DCS控制器在工程升级时，不要求现场控制处于稳定操作中，完全实现无扰升级。并达到升级快速工程目的。 | ||
| 搜索关键词： | 一种 dcs 控制器 工程 在线 更新 电路 | ||
【主权项】：
一种DCS控制器工程在线更新电路，其特征在于：包括CPU芯片、常用内存、备用内存、总逻辑收发阵列电路、CPLD可编辑逻辑控制器、PHY芯片、RJ45接口电路和CAN收发器，CPU芯片与CPLD可编辑逻辑控制器之间连接总逻辑收发阵列电路，CPLD可编辑逻辑控制器连接常用内存和备用内存，CPU芯片控制CPLD可编辑逻辑控制器与常用内存和备用内存进行通讯；CPU芯片通过RGMII接口连接2个PHY芯片，2个PHY芯片均连接有CLK时钟和RJ45接口电路，CPU芯片连接CAN收发器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江正泰中自控制工程有限公司，未经浙江正泰中自控制工程有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721053805.8/，转载请声明来源钻瓜专利网。
