[实用新型]集成电路有效
| 申请号： | 201721107313.2 | 申请日： | 2017-08-31 |
| 公开（公告）号： | CN208045490U | 公开（公告）日： | 2018-11-02 |
| 发明（设计）人： | A·马扎基 | 申请（专利权）人： | 意法半导体(鲁塞)公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;G01R27/02;G01R19/00 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体衬底具有背面和正面，并且包括与半导体衬底电隔离的半导体阱。器件被配置为从背面检测半导体衬底的薄化。器件包括至少一个沟槽，至少一个沟槽在两个外围位置之间的半导体阱内从正面向下延伸到位于距半导体阱底部一定距离处的位置。沟槽与半导体阱电隔离。检测电路被配置为测量表示两个接触区域之间的阱的电阻的物理量，两个接触区域分别位于至少一个第一沟槽任一侧上。 | ||
| 搜索关键词： | 半导体阱 衬底 接触区域 电隔离 半导体 背面 物理量 集成电路半导体 检测电路 外围位置 向下延伸 薄化 电阻 配置 测量 检测 | ||
【主权项】：
1.一种集成电路，其特征在于，包括：半导体衬底，具有背面和正面，并且包括至少一个半导体阱的组件，所述至少一个半导体阱与所述半导体衬底电隔离；以及被配置为从所述背面检测所述半导体衬底的薄化的器件，包括：至少一个第一沟槽的组，所述至少一个第一沟槽在所述至少一个半导体阱的外围上的两个位置之间、在所述至少一个半导体阱内延伸，并且从所述正面向下延伸至位于距所述至少一个半导体阱的底部一段距离的位置，所述至少一个第一沟槽与所述至少一个半导体阱电隔离；以及检测电路，被配置为测量表示在两个接触区域之间的所述至少一个半导体阱的电阻的物理量，所述两个接触区域分别位于至少一个第一沟槽的所述组的任一侧上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司，未经意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721107313.2/，转载请声明来源钻瓜专利网。
