[实用新型]一种可调节开关速度的沟槽栅超结半导体器件

摘要

本实用新型涉及一种可调节开关速度的沟槽栅超结半导体器件，其特征在于所述第二导电类型体区之间设有两个并列的栅沟槽，且之间的间距为0.5~5μm，所述栅沟槽从第一主面延伸到第一导电类型外延层内，两个并列的栅沟槽的深度相同，且为1~1.5μm，第一导电类型源区与栅沟槽的一侧邻接；本实用新型通过引入两个并列的栅沟槽，有效增加了栅沟槽与外延层的接触面积，增大了反馈电容Crss，进而改善器件的开关特性，降低开关过程的dV/dt，降低器件对系统EMI的影响，同时该器件制造方法与现有半导体工艺兼容。

主权项

一种可调节开关速度的沟槽栅超结半导体器件，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区包括半导体基板，所述半导体基板包括第一导电类型衬底（01）及位于第一导电类型衬底（01）上且邻接的第一导电类型外延层（02），所述第一导电类型外延层（02）的上表面为半导体基板的第一主面（001），所述第一导电类型衬底（01）的下表面为半导体基板的第二主面（002）；所述第一导电类型外延层（02）内设置有若干超结结构，所述超结结构由第一导电类型柱（03）和第二导电类型柱（04）交替排布而成，所述第一导电类型柱（03）和第二导电类型柱（04）沿着第一主面（001）向第二主面（002）的方向延伸；在第一导电类型外延层（02）内的第二导电类型柱（04）上设有第二导电类型体区（05），且第二导电类型体区（05）设于第一导电类型外延层（02）内，所述第二导电类型体区（05）内设有第一导电类型源区（06），所述第一导电类型源区（06）设置在第二导电类型体区（05）的两侧，所述第二导电类型体区（05）之间设有栅沟槽（07），所述栅沟槽（07）内设有栅氧化层（08）和栅多晶硅（09），栅沟槽（07）上覆盖有绝缘介质层（10），所述栅多晶硅（09）被栅氧化层（08）和绝缘介质层（10）包裹；半导体基板的第一主面（001）上设置源极金属（11），所述源极金属（11）与第二导电类型体区（05）、第一导电类型源区（06）欧姆接触，半导体基板的第二主面（002）上设置有漏极金属（12），所述漏极金属（12）与第一导电类型衬底（01）欧姆接触，其特征在于：所述第二导电类型体区（05）之间为两个并列的栅沟槽（07），所述栅沟槽（07）从第一主面（001）延伸到第一导电类型外延层（02）内，且第一导电类型源区（06）与栅沟槽（07）的一侧邻接。