[实用新型]一种基于FPGA在视觉应用中的卷积神经网络加速器有效
| 申请号： | 201721140067.0 | 申请日： | 2017-09-07 |
| 公开（公告）号： | CN207458128U | 公开（公告）日： | 2018-06-05 |
| 发明（设计）人： | 高俊山;张孟逸 | 申请（专利权）人： | 哈尔滨理工大学 |
| 主分类号： | G06T1/20 | 分类号： | G06T1/20;G06T1/60;G06N3/04;G06N3/063 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 150080 *** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供了一种基于FPGA在视觉应用中的卷积神经网络加速器，涉及图像处理于模式识别技术领域。具体应用ZYNQ‑XC7Z020 soc平台，其具有ARM+FPGA异构架构，ARM处理器设置特定的参数通过AXI总线对FPGA进行控制，FPGA进行卷积操作与加速，利用多层卷积神经网络提取图像特征，之后将卷积操作之后的结果保存至内存中，再由ARM对数据进行后期处理。本实用新型提供了基于卷积神经网络的FPGA硬件加速方案，充分利xilinx ZYNQ器件中丰富的运算资源，挖掘卷积神经网络的并行性优势，利用可重用性的内核数据,限制不必要的访问片外存储器,减少带宽消耗，且在实时性和功耗方面都能满足实际应用的需求，从而提高卷积神经网络计算效率。 | ||
| 搜索关键词： | 卷积神经网络 本实用新型 加速器 应用 卷积 视觉 模式识别技术 提取图像特征 片外存储器 带宽消耗 后期处理 计算效率 结果保存 可重用性 内核数据 图像处理 硬件加速 运算资源 并行性 实时性 多层 功耗 异构 内存 架构 挖掘 访问 | ||
【主权项】：
一种基于FPGA在视觉应用中的卷积神经网络加速器，其系统结构处理系统端包括双核ARM Cortex‑A9主控芯片，可编程逻辑端包含总线控制器，数据存储器，MAC运算模块与其对应的协存储器，两个部分通过AXI总线互联。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨理工大学，未经哈尔滨理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721140067.0/，转载请声明来源钻瓜专利网。
