[实用新型]一种电码化发送器有效
| 申请号： | 201721164618.7 | 申请日： | 2017-09-12 |
| 公开（公告）号： | CN207157233U | 公开（公告）日： | 2018-03-30 |
| 发明（设计）人： | 刘伟宁;陈琪晟;翟永林;陈习莲;李辉;董玉玺;裘韧;耿燕;王青;张云剑;李渡阳;竺蓓 | 申请（专利权）人： | 北京电铁海丰技术发展有限公司;中铁通信信号勘测设计（北京）有限公司 |
| 主分类号： | B61L1/00 | 分类号： | B61L1/00 |
| 代理公司： | 北京科家知识产权代理事务所(普通合伙)11427 | 代理人： | 戴丽伟 |
| 地址： | 100036 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种电码化发送器，包括编码条件采集器、FPGA、第一处理器、第二处理器、安全与门和FBJ，其中，所述编码条件采集器与FPGA相连接，所述编码条件采集器基于光耦方式对继电编码电路的编码条件进行动态采集，并传递给FPGA；所述FPGA通过第一处理器和第二处理器与安全与门相连接，其中第一处理器和第二处理器均是基于AMR芯片的处理器；所述安全与门与FBJ相连接。本实用新型的电码化发送器采用先进的电子芯片FPGA和ARM芯片处理器，能够提高电码化设备的可用性、可靠性、可维护性和安全性，降低电码化设备的故障率。 | ||
| 搜索关键词： | 一种 电码 发送 | ||
【主权项】：
一种电码化发送器，其特征在于，包括：编码条件采集器、FPGA、第一处理器、第二处理器、安全与门和FBJ，其中，所述编码条件采集器与FPGA相连接，所述编码条件采集器对继电编码电路的编码条件进行采集，并传递给FPGA；所述FPGA通过第一处理器和第二处理器与安全与门相连接，其中第一处理器和第二处理器均是基于AMR芯片的处理器；所述安全与门与FBJ相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京电铁海丰技术发展有限公司;中铁通信信号勘测设计（北京）有限公司，未经北京电铁海丰技术发展有限公司;中铁通信信号勘测设计（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721164618.7/，转载请声明来源钻瓜专利网。
