[实用新型]一种信噪比可调的中频信号发生器有效

专利信息
申请号: 201721242514.3 申请日: 2017-09-26
公开(公告)号: CN208112611U 公开(公告)日: 2018-11-16
发明(设计)人: 张建军;李媛媛;董锐;颜凯;范玉进;徐文大 申请(专利权)人: 天津光电通信技术有限公司
主分类号: H03L7/24 分类号: H03L7/24
代理公司: 天津滨海科纬知识产权代理有限公司 12211 代理人: 李成运
地址: 300211*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型提供了一种信噪比可调的中频信号发生器,包括FPGA芯片,所述FPGA芯片中配置时钟模块,所述时钟模块连接数字频率合成器;还包括M序列生成电路和M序列量化电路,所述M序列生成电路连接时钟模块,所述M序列生成电路的输出端连接M序列量化电路的输入端,所述连接M序列量化电路的输出端和数字频率合成器的输出端都连接混频器,所述混频器的输出端连接数模转换电路,通过数模转换电路输出中频信号。本实用新型所述的信噪比可调的中频信号发生器能够在很大频带内实现中频信号与白噪声的混频输出,同时可以精确控制输出信号的信噪比,为完成通信系统的功能测试提供有力支持。
搜索关键词: 信噪比 中频信号发生器 量化电路 时钟模块 可调的 数字频率合成器 数模转换电路 本实用新型 输出端连接 中频信号 混频器 输出端 控制输出信号 功能测试 输出 白噪声 输入端 通信系统 混频 配置
【主权项】:
1.一种信噪比可调的中频信号发生器,其特征在于:包括输入模块、控制模块、FPGA芯片、数模转换电路,所述输入模块的信号输出端连接控制模块的信号输入端;所述FPGA芯片中配置时钟模块、数字频率合成器、混频器,所述时钟模块连接数字频率合成器,所述FPGA芯片还包括M序列生成电路和M序列量化电路,所述M序列生成电路连接时钟模块,所述M序列生成电路的输出端连接M序列量化电路的输入端,所述连接M序列量化电路的输出端和数字频率合成器的输出端都连接混频器;所述混频器的输出端连接数模转换电路,通过数模转换电路输出中频信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津光电通信技术有限公司,未经天津光电通信技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201721242514.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top