[实用新型]一种在FPGA中实现数据转置的大型矩阵并行转置装置

摘要

本实用新型提供了一种在FPGA中实现数据转置的大型矩阵并行转置装置，结构包括依次配合的一级转置和二级转置，所述一级转置集成有地址生成模块，地址生成模块集成有写地址模块和读地址模块，读地址模块；通过一级转置和二级转置配合，实现了大型矩阵并行转置。

主权项

一种在FPGA中实现数据转置的大型矩阵并行转置装置，其特征在于，结构包括依次配合的一级转置和二级转置，所述一级转置集成有地址生成模块，地址生成模块集成有写地址模块和读地址模块，读地址模块；所述一级转置连接有外部存储器模块，所述二级转置连接有内部存储器模块；所述地址生成模块用于生成写地址，输入数据流写入外部存储器模块；所述写地址模块集成有2个步进条件控制开关和3个计数器；所述读地址模块集成有2个步进条件控制开关和3个计数器；所述二级转置集成有输入数据模块、右旋器、写数据模块、内部存储器、读数据模块、左旋器和输出数据模块，所述输入数据模块、右旋器、写数据模块、内部存储器、读数据模块、左旋器及输出数据模块依次连接；所述右旋器连接有输入控制器，所述左旋器连接有输出控制器；所述内部存储器输入端还设置有写地址模块，写地址模块包括写地址A模块和写地址B模块，写地址A模块和写地址B模块均包含有16个数据，写地址A模块内部集成有写控制器A,写地址B模块内部集成有写控制器B；所述内部存储器输出端还设置有读地址模块，读地址模块包括读地址A模块和读地址B模块，读地址A模块和读地址B模块均包含有16个数据，读地址A模块内部集成有读控制器A，读地址B模块内部集成有读控制器B；所述写控制器A与读控制器A构成A控制器，所述写控制器B与读控制器B构成B控制器。