[实用新型]基于间距倍增形成的集成电路图案

摘要

本实用新型提供一种基于间距倍增形成集成电路图案，包括：半导体基底；图案掩膜结构层，形成于半导体基底上，包括若干个掩膜单元，掩膜单元之间具有第一间隙，且具有未进行离子掺杂的本征部以及覆盖于本征部顶部及侧壁的掺杂部；本征图案辅助层，填充第一间隙且包括若干个本征图案辅助层单元，且本征部和本征图案辅助层单元保留，相邻本征部和本征图案辅助层单元之间产生第二间隙，及掺杂部保留，同一掩膜单元的掺杂部之间产生第二间隙中产生一个。通过上述方案，本实用新型提供的图案形成方法，解决了现有曝光显影技术受限及工艺复杂的问题，基于特殊间距倍增技术，利用图案掩膜结构层及本征图案辅助层，得到线径微缩的图案结构，工艺简单。 1

主权项

1.一种基于间距倍增形成的集成电路图案，其特征在于，包括：

一半导体基底；

图案掩膜结构层，形成于所述半导体基底上，所述图案掩膜结构层包括若干个掩膜单元，且所述掩膜单元之间具有第一间隙，所述掩膜单元具有未进行离子掺杂的本征部以及显露于所述第一间隙且覆盖于所述本征部的顶部及侧壁的掺杂部，其中，所述掺杂部的刻蚀速率与所述本征部的刻蚀速率不同；以及

本征图案辅助层，所述本征图案辅助层填充所述掩膜单元之间的所述第一间隙且包括若干个本征图案辅助层单元，其中，第二间隙形成在所述半导体基底上，所述第二间隙的产生包括选自于所述本征部和所述本征图案辅助层单元保留，相邻的所述本征部和所述本征图案辅助层单元之间产生所述第二间隙，以及所述掺杂部保留，同一掩膜单元的所述掺杂部之间产生所述第二间隙上述两者的其中一个。

2.根据权利要求1所述的基于间距倍增形成的集成电路图案，其特征在于，所述半导体基底包括衬底及位于所述衬底上的堆叠栅极结构，其中，所述堆叠栅极结构包括：位于所述衬底表面的栅极氧化层；位于所述栅极氧化层表面的多晶硅层；以及位于所述多晶硅层表面的金属层。

3.根据权利要求1所述的基于间距倍增形成的集成电路图案，其特征在于，各所述掩膜单元平行且等间距间隔排布，所述本征部的宽度控制在匹配相邻所述掩膜单元之间的所述第一间隙。

4.根据权利要求1所述的基于间距倍增形成的集成电路图案，其特征在于，所述半导体基底与所述图案掩膜结构层之间还形成有一层掩膜材料层。

5.根据权利要求4所述的基于间距倍增形成的集成电路图案，其特征在于，所述掩膜材料层的材料包含氮化硅，所述本征图案辅助层的材料包含氧化硅。

6.根据权利要求1所述的基于间距倍增形成的集成电路图案，其特征在于，去除所述掺杂部且保留所述本征部和所述本征图案辅助层，保留的所述本征图案辅助层包括若干个本征图案辅助层单元，所述本征图案辅助层单元的宽度等于所述本征部的宽度，且使得各相邻的所述本征图案辅助层单元与所述本征部之间的间距相等。

7.根据权利要求1所述的基于间距倍增形成的集成电路图案，其特征在于，所述本征图案辅助层的材料包含选自于光致抗蚀剂和氧化硅的其中之一；所述图案掩膜结构层的材料包含多晶硅时，所述本征部和所述本征图案辅助层单元保留。

8.根据权利要求1所述的基于间距倍增形成的集成电路图案，其特征在于，所述本征图案辅助层的材料包含选自于光致抗蚀剂和氧化硅的其中之一；所述图案掩膜结构层的材料包含氧化硅时，所述掺杂部保留。