[实用新型]一种电荷泵时序控制电路及电荷泵电路

摘要

本实用新型公开了一种电荷泵时序控制电路，包括：时钟驱动信号输出装置、延时第一预设时间的第一延时装置和第二延时装置、延时第二预设时间的第三延时装置和第四延时装置、第一电容、第二电容、第三电容、第四电容、第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管；本实用新型通过利用电荷泵时序控制电路输出的栅控信号控制电荷泵电路，基于先断后合技术减少甚至消除电荷泵电路中的回流损耗，实现电流驱动能力、输出电压精度、纹波、启动时间、切换时间等性能的改善和优化。此外，本实用新型还公开了一种电荷泵电路，同样具有上述有益效果。

主权项

1.一种电荷泵时序控制电路，其特征在于，包括：通过第一输出端、第二输出端、第三输出端和第四输出端分别向电荷泵电路的第一时钟驱动电路的PMOS管、第二时钟驱动电路的PMOS管、所述第一时钟驱动电路的NMOS管和所述第二时钟驱动电路的NMOS管的栅极输出对应的时钟驱动信号的时钟驱动信号输出装置、延时第一预设时间的第一延时装置和第二延时装置、延时第二预设时间的第三延时装置和第四延时装置、第一电容、第二电容、第三电容、第四电容、第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管；所述第一输出端通过所述第一延时装置与所述第一电容的第一端相连，所述第二输出端通过所述第二延时装置与所述第二电容的第一端相连，所述第三输出端通过所述第三延时装置与所述第三电容的第一端相连，所述第四输出端通过所述第四延时装置与所述第四电容的第一端相连，所述第一电容的第二端分别与所述第一PMOS管的漏极和所述第二PMOS管的栅极相连，所述第二电容的第二端分别与所述第三PMOS管的漏极和所述第四PMOS管的栅极相连，所述第三电容的第二端分别与所述第二PMOS管的漏极和所述第一PMOS管的栅极相连，所述第四电容的第二端分别与所述第四PMOS管的漏极和所述第三PMOS管的栅极相连，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管的源极均接地；其中，所述第一电容、所述第二电容、所述第三电容和所述第四电容的第二端分别作为向所述电荷泵电路的功率级电路中第一时钟驱动电路侧的PMOS管、第二时钟驱动电路侧的PMOS管、所述第一时钟驱动电路侧的NMOS管和第二时钟驱动电路侧的NMOS管的栅极输出对应的栅控信号的输出端。