[实用新型]一种时钟管理装置及雷达寻找成像目标回波模拟器有效
| 申请号： | 201721585595.7 | 申请日： | 2017-11-23 |
| 公开（公告）号： | CN207650388U | 公开（公告）日： | 2018-07-24 |
| 发明（设计）人： | 殷歌 | 申请（专利权）人： | 北京润科通用技术有限公司 |
| 主分类号： | G01S7/40 | 分类号： | G01S7/40 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王宝筠 |
| 地址： | 100192 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种时钟管理装置及雷达寻找成像目标回波模拟器，该时钟管理装置包括：FPGA芯片和时钟芯片，该FPGA芯片包括依次连接的数据配置模块、时钟命令生成模块和第一发送模块，其中：FPGA芯片的输出端与时钟芯片的输入端通过SPI总线连接；FPGA芯片的数据配置模块根据用户需求时钟参数的配置，时钟命令生成模块根据时钟参数生成时钟命令，而后第一发送模块将时钟命令发送至时钟芯片，时钟芯片对时钟命令进行解析，生成多路时钟信号发送至相应的控制对象。通过本实用新型提供的时钟管理装置及雷达寻找成像目标回波模拟器可以避免板上同时需要多路时钟时造成产生的时钟频率和时钟相位不满足设计要求的情况。 | ||
| 搜索关键词： | 时钟管理装置 时钟芯片 回波模拟器 成像目标 命令生成模块 数据配置模块 本实用新型 发送模块 时钟参数 雷达 多路 时钟信号发送 控制对象 命令发送 时钟频率 时钟相位 依次连接 用户需求 输出端 输入端 解析 配置 | ||
【主权项】：
1.一种时钟管理装置，其特征在于，包括：FPGA芯片和至少一个时钟芯片，所述FPGA芯片包括：数据配置模块、时钟命令生成模块和第一发送模块，且所述数据配置模块、所述时钟命令生成模块和所述第一发送模块依次连接，其中：所述FPGA芯片的输出端与所述时钟芯片的输入端通过SPI总线连接；所述FPGA芯片的所述数据配置模块根据用户需求进行时钟参数的配置，所述时钟命令生成模块根据所述时钟参数生成时钟命令，所述第一发送模块将所述时钟命令发送至所述时钟芯片；所述时钟芯片对所述时钟命令进行解析，生成多路时钟信号发送至相应的控制对象。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京润科通用技术有限公司，未经北京润科通用技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721585595.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种相控阵雷达的波束控制与信号处理集成设备
- 下一篇：一种塔康测试及监控装置
