[实用新型]晶体管结构、存储单元及存储器阵列

摘要

本实用新型提供一种晶体管结构，包括设于半导体衬底上的复数个栅极导电层；形成于栅极导电层侧壁及上表面的隔离结构；设置在半导体衬底上、且形成于相邻隔离结构之间的栓导电层，隔离结构隔离栓导电层的第一侧面，栓导电层在半导体衬底上形成隔离槽，隔离槽隔离栓导电层的第二侧面；形成于栓导电层第二侧面的牺牲层；形成于隔离槽内的栓导电隔离层，其中，牺牲层隔离栓导电隔离层和栓导电层；栓导电层的顶面高度小于厚度修正后隔离结构的顶面高度，且小于厚度修正后栓导电隔离层的顶面高度，以形成凹穴；填充形成于凹穴中的金属垫层。通过本实用新型解决了因多晶硅中存在缝隙，导致金属垫层不均匀，使金属间层电阻值偏高，影响导电性能的问题。 1

主权项

1.一种晶体管结构，其特征在于，包括：

复数个栅极导电层，设置在半导体衬底上；

隔离结构，形成于所述栅极导电层的侧壁表面及上表面；

栓导电层，设置在所述半导体衬底上，且形成于相邻所述隔离结构之间，所述隔离结构隔离所述栓导电层的第一侧面，所述栓导电层在所述半导体衬底的浅沟槽隔离结构上形成隔离槽，所述隔离槽隔离所述栓导电层的第二侧面；

牺牲层，形成于所述栓导电层的所述第二侧面；

栓导电隔离层，形成于所述隔离槽内，其中，所述牺牲层隔离所述栓导电隔离层和所述栓导电层，以使所述栓导电隔离层不直接接触所述栓导电层的所述第二侧面；其中，所述栓导电层的顶面高度小于厚度修正后所述隔离结构的顶面高度，并且小于厚度修正后所述栓导电隔离层的顶面高度，以形成凹穴；以及

金属垫层，填充形成于所述凹穴中。

2.根据权利要求1所述的晶体管结构，其特征在于，所述隔离结构包括依次形成第一保护层、隔离层、及第二保护层，所述第一保护层及所述隔离层依次形成于所述栅极导电层侧壁表面及上表面；所述第二保护层，形成于所述隔离层侧壁表面。

3.根据权利要求1所述的晶体管结构，其特征在于，所述牺牲层的材料包括氧化硅(SiO₂)，所述牺牲层的厚度介于4nm～6nm。

4.根据权利要求2所述的晶体管结构，其特征在于，所述第一保护层、所述第二保护层、及所述栓导电隔离层的材料均包括氮化硅(SiN)；所述隔离层材料包括氧化硅(SiO₂)；所述栓导电层的材料包括多晶硅；所述金属垫层的材料包括钨(W)或铝(Al)。

5.根据权利要求1所述的晶体管结构，其特征在于，所述晶体管结构还包括形成于所述半导体衬底中的有源区，及形成于所述有源区中的所述浅沟槽隔离结构及凹槽栅；其中，

所述浅沟槽隔离结构包括：形成于所述有源区内的第一凹槽、以及形成于所述第一凹槽内的填充层；

所述凹槽栅包括：形成于所述有源区内的第二凹槽、形成于所述第二凹槽内壁表面的阻挡层、以及依次填充于所述第二凹槽内的导电层及绝缘层。

6.一种存储单元，其特征在于，所述存储单元包括：

如权利要求1所述的晶体管结构；以及

形成于所述晶体管结构的金属垫层上方的电容结构。

7.一种存储器阵列，其特征在于，所述存储器阵列包括复数个如权利要求6所述的存储单元。