[实用新型]高压基准电压源

摘要

本实用新型公开了一种高压基准电压源，包括：高压启动电路、高压带隙基准核心电路、电压检测分压结构和电流源电路；高压启动电路包括高压PMOS管M8、M9、M10和一启动电阻R2，电流源电路包括PMOS管M11、M12和NMOS管M16、M17、M18、M19，高压带隙基准核心电路包括PMOS管组、NMOS管组、基准电流设置电阻R1、PNP三极管Q1、Q2、Q3、电阻R3和NMOS管M15，电压检测分压结构包括输出电阻依次串联连接的R4、R5、R6、R7、R8和R9。通过本实用新型的技术方案，匹配精度得到了极大提升，同时可满足高压电源输入供电要求，无需额外修调电路矫正基准电压值，同时减小漏电流，节约了修调成本。

主权项

1.一种高压基准电压源，其特征在于，包括：高压启动电路、高压带隙基准核心电路、电压检测分压结构和电流源电路；所述高压启动电路包括高压PMOS管第八晶体管(M8)、第九晶体管(M9)、第十晶体管(M10)和一启动电阻(R2)，所述第八晶体管(M8)、所述第九晶体管(M9)和所述第十晶体管(M10)的源极和衬底均与供电电压端相连，所述第八晶体管(M8)的漏极与所述启动电阻(R2)的一端相连，所述第八晶体管(M8)的栅极、所述第九晶体管(M9)的栅极与所述第九晶体管(M9)的漏极和所述第十晶体管(M10)的漏极相连；所述电流源电路包括PMOS管第十一晶体管(M11)、第十二晶体管(M12)和NMOS管第十六晶体管(M16)、第十七晶体管(M17)、第十八晶体管(M18)、第十九晶体管(M19)，所述第十一晶体管(M11)的源极和衬底、所述第十二晶体管(M12)的源极和衬底均与所述供电电压端相连，所述第十一晶体管(M11)和所述第十二晶体管(M12)的栅极均与所述第十晶体管(M10)的栅极相连；所述高压带隙基准核心电路包括PMOS管组、NMOS管组、基准电流设置电阻(R1)、PNP型的三极管A(Q1)、三极管B(Q2)、三极管C(Q3)、第三电阻(R3)和NMOS管第十五晶体管(M15)，所述PMOS管组由PMOS管第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四PMOS管(M4)、第十三晶体管(M13)和第十四晶体管(M14)组成，所述NMOS管组由第四NMOS管(M4a)、第五晶体管(M5)、第六晶体管(M6)和第七晶体管(M7)四个NMOS管组成，所述第一晶体管(M1)和所述第二晶体管(M2)的源极和衬底、以及所述第三晶体管(M3)和所述第四PMOS管(M4)的衬底均与所述供电电压端相连，所述第一晶体管(M1)的栅极和漏极、所述第二晶体管(M2)的栅极、所述第三晶体管(M3)的源极均与所述第十晶体管(M10)的栅极相连，所述第二晶体管(M2)的漏极与所述第四PMOS管(M4)的源极相连，所述第三晶体管(M3)的栅极和漏极、所述第四PMOS管(M4)的栅极和所述第四NMOS管(M4a)的漏极相连，所述第四NMOS管(M4a)的栅极、所述第五晶体管(M5)的栅极和漏极、所述第四PMOS管(M4)的漏极均与所述启动电阻(R2)的另一端相连，所述第四NMOS管(M4a)的源极与所述第六晶体管(M6)的漏极相连，所述第五晶体管(M5)的源极、所述第六晶体管(M6)的栅极、所述第七晶体管(M7)的栅极和漏极之间相连，所述基准电流设置电阻(R1)的两端分别与所述第六晶体管(M6)的源极和所述三极管A(Q1)的发射极相连，所述第七晶体管(M7)的源极与所述三极管B(Q2)的发射极相连，所述第四NMOS管(M4a)、所述第五晶体管(M5)、所述第六晶体管(M6)、所述第七晶体管(M7)的衬底和所述三极管A(Q1)、所述三极管B(Q2)的基极和集电极均与接地端相连，所述第十四晶体管(M14)的源极与所述第十一晶体管(M11)的漏极相连，所述第十三晶体管(M13)的源极与所述第十二晶体管(M12)的漏极相连，所述第十三晶体管(M13)和所述第十四晶体管(M14)的衬底均与所述供电电压端相连，所述第十三晶体管(M13)、所述第十四晶体管(M14)的栅极均与所述第四PMOS管(M4)的栅极相连，所述第十四晶体管(M14)的漏极与所述第十五晶体管(M15)的漏极和栅极相连，所述第十五晶体管(M15)的衬底与接地端相连，所述第十五晶体管(M15)的源极与所述第三电阻(R3)串联连接，所述第三电阻(R3)与所述三极管C(Q3)的发射极相连，所述三极管C(Q3)的基极和集电极均与接地端相连，所述第十五晶体管(M15)的源极与所述第三电阻(R3)之间的连接端作为恒温基准电压源端；所述电流源电路的NMOS管中，所述第十七晶体管(M17)的栅极、所述第十六晶体管(M16)的漏极和栅极均与所述第十三晶体管(M13)的漏极相连，所述第十六晶体管(M16)的源极、所述第十八晶体管(M18)的漏极、所述第十八晶体管(M18)的栅极和所述第十九晶体管(M19)的栅极之间相连，所述第十七晶体管(M17)的源极与所述第十九晶体管(M19)的漏极相连，所述第十六晶体管(M16)、所述第十七晶体管(M17)、所述第十八晶体管(M18)、所述第十九晶体管(M19)的衬底和所述第十八晶体管(M18)、所述第十九晶体管(M19)的源极均与接地端相连，所述第十七晶体管(M17)的漏极作为电压输出端；所述电压检测分压结构包括输出电阻依次串联连接的第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)和第九电阻(R9)，所述第四电阻(R4)的另一端与所述第十晶体管(M10)的漏极相连，所述第九电阻(R9)的另一端与接地端相连，所述第四电阻(R4)和所述第五电阻(R5)的连接点(V1)、所述第五电阻(R5)和所述第六电阻(R6)的连接点(V2)、所述第六电阻(R6)和所述第七电阻(R7)的连接点(V3)、所述第七电阻(R7)和所述第八电阻(R8)的连接点(V4)、所述第八电阻(R8)和所述第九电阻(R9)的连接点(V5)分别作为分压输出电压端。