[实用新型]一种Flash数据保护电路

摘要

本实用新型公开了一种Flash数据保护电路，其包括Flash、用于对Flash进行供电的系统电源、用于对Flash进行读/擦/写操作的CPU、对系统电源的供电电压进行监测的低压监测电路以及用于控制CPU进行复位的MCU。本实用新型通过设置对系统电源的供电电压进行监测的低压监测电路以及用于控制CPU进行复位的MCU，使得低压监测电路监测到系统电源的供电电压低于Flash的最低工作电压时，MCU使得CPU进行复位，进而让CPU无法对Flash进行操作，从而保护Flash的数据。

主权项

1.一种Flash数据保护电路，其特征在于：包括Flash、用于对Flash进行供电的系统电源、用于对Flash进行读/擦/写操作的CPU、对系统电源的供电电压进行监测的低压监测电路以及用于控制CPU进行复位的MCU；所述低压监测电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、NPN型三极管Q1、PNP型三极管Q2以及电容C1、电容C2；所述电阻R1的一端与Flash的电源引脚、电阻R3的一端以及PNP型三极管Q2的发射极相连，所述电阻R1的另一端与电阻R2的一端以及NPN型三极管Q1的基极相连，电阻R2的另一端接地；所述NPN型三极管Q1的集电极与电阻R3的另一端以及电阻R4的一端相连，NPN型三极管Q1的发射极接地；所述PNP型三极管Q2的基极与电阻R4的另一端相连，PNP型三极管Q2的集电极与电容C1的一端、电阻R5的一端以及MCU的电源引脚相连，电容C1的另一端接地；所述电容C2的一端与电阻R5的另一端以及MCU的复位引脚相连，电容C2的另一端接地；所述MCU的一个IO口与CPU的复位引脚相连；所述CPU通过数据总线、地址总线以及控制总线与Flash相连；所述系统电源的输出端与Flash的电源引脚相连。