[发明专利]用于形成存储器鳍片图案的方法和系统有效
申请号: | 201780014213.1 | 申请日: | 2017-01-26 |
公开(公告)号: | CN108701588B | 公开(公告)日: | 2023-03-14 |
发明(设计)人: | 姜浩英;安东·德维利耶 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/768;G03F7/00;H01L21/3213 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 高岩;杨林森 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本文中公开的技术提供了用于准确地增加特征部密度以创建高分辨率特征部并且还在亚分辨率特征部的间距上进行切割的方法和制造结构。技术包括使用具有不同蚀刻特性的多种材料来选择性地蚀刻特征部并在指定的位置创建切口或块。多线层由提供不同蚀刻特性的三种或更多种不同的材料形成。使用包括交织蚀刻掩模的蚀刻掩模用于选择性地蚀刻选定的被曝光材料内的切口。然后可以对各种结构进行切割和形成。可以在记忆层中记录形成结构和切口,该记忆层也可以用作蚀刻掩模。 | ||
搜索关键词: | 用于 形成 存储器 图案 方法 系统 | ||
【主权项】:
1.一种用于使基板图案化的方法,所述方法包括:在基板上的记忆层上方形成多线层,所述多线层包括具有三种材料的交替线图案的区域,所述三种材料由于相对于彼此具有不同抗蚀刻性而彼此化学上不同,所述三种材料包括材料A、材料B和材料C,所述三种材料的所述交替线图案包括A‑B‑C‑B‑A‑B‑C‑B的重复序列,其中,所述材料在平行于所述基板的工作表面的方向上交替,每条材料线从所述多线层的顶表面延伸至所述多线层的底表面;在所述多线层上方形成第一蚀刻掩模,所述第一蚀刻掩模限定显露所述多线层的第一部分的第一沟槽,使得所限定的第一沟槽与所述交替线图案中的多条线在高度上交叉;利用所述第一蚀刻掩模蚀刻穿过所述材料A的显露部分和所述记忆层的位于所述材料A的所述显露部分正下方的部分;在所述多线层上方形成第二蚀刻掩模,所述第二蚀刻掩模限定显露所述多线层的第二部分的第二沟槽,使得所限定的第二沟槽与所述交替线图案中的多条线在高度上交叉;利用所述第二蚀刻掩模蚀刻穿过所述材料C的显露部分和所述记忆层的位于所述材料C的所述显露部分正下方的部分;以及在所述多线层被显露的同时蚀刻穿过所述材料B和所述记忆层的位于所述材料B正下方的部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780014213.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造