[发明专利]基于硬件的转译后备缓冲器(TLB)失效有效
| 申请号： | 201780016504.4 | 申请日： | 2017-02-24 |
| 公开（公告）号： | CN108885588B | 公开（公告）日： | 2022-07-08 |
| 发明（设计）人： | A·沙哈姆;S·Y·伊弗拉奇;T·曾 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F12/0891 | 分类号： | G06F12/0891;G06F12/1027;G06F12/1081;G06F13/28 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈炜 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了基于硬件的转译后备缓冲器(TLB)失效技术。主机系统被配置成与快速外围组件互连(PCIe)端点(EP)交换数据。作为硬件元件的存储器管理单元(MMU)被包括在主机系统中，以根据至少一个TLB提供地址转译。在一个方面，MMU被配置成响应于从PCIe EP接收到至少一个TLB失效命令而使至少一个TLB失效。在另一方面，PCIe EP被配置成确定需要使至少一个TLB失效，并且提供TLB失效命令以使至少一个TLB失效。通过在主机系统中实现基于硬件的TLB失效，可以减少TLB失效延迟，从而导致增加的数据吞吐量、降低的功耗和改善的用户体验。 | ||
| 搜索关键词： | 基于 硬件 转译 后备 缓冲器 tlb 失效 | ||
【主权项】：
1.一种主机系统，包括：耦合到系统总线的至少一个处理器；存储器控制器，所述存储器控制器耦合到所述系统总线并且被配置成控制存储器；以及包括至少一个转译后备缓冲器(TLB)的存储器管理单元(MMU)，所述MMU耦合到所述系统总线并且被配置成响应于从快速外围组件互连(PCIe)端点(EP)接收到至少一个TLB失效命令而使所述至少一个TLB失效。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780016504.4/，转载请声明来源钻瓜专利网。
