[发明专利]在用于集成电路(IC)的互连结构中形成自对准垂直互连通道(VIA)有效
申请号: | 201780018285.3 | 申请日: | 2017-03-17 |
公开(公告)号: | CN108886018B | 公开(公告)日: | 2023-04-11 |
发明(设计)人: | J·J·徐;J·J·朱;C·F·耶普 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陈炜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了在用于集成电路(IC)的互连结构中形成自对准垂直互连通道(via)。为了减少或避免via与下垫互连金属线的未对准,使在互连结构中的制造的via与下垫互连金属线自对准。就此而言,在介电层中形成下垫金属线。在层间电介质的顶表面下方在下垫金属线中形成凹槽。停止层被布置在层间电介质上方并位于下垫金属线的凹槽内。该停止层允许在下垫金属线的凹槽内向下形成(例如,蚀刻)via通道,以使via通道与下垫金属线自对准。随后在延伸至凹槽中的via通道中沉积导电材料,以形成互连至下垫金属线的自对准via。 | ||
搜索关键词: | 用于 集成电路 ic 互连 结构 形成 对准 垂直 通道 via | ||
【主权项】:
1.一种用于集成电路(IC)的互连结构,包括:下垫金属层,包括:被布置在具有顶表面的介电层中的多条下垫金属线;以及具有凹槽宽度的凹槽区域,其被布置在所述介电层中在所述介电层的所述顶表面下方向下凹槽距离至所述多条下垫金属线之中的下垫金属线;被布置在所述下垫金属层上方的上覆金属层,所述上覆金属层包括多条上覆金属线;以及具有垂直互连通道开口宽度的垂直互连通道,其被布置在所述下垫金属层和所述上覆金属层之间且将所述下垫金属线与所述多条上覆金属线之中的上覆金属线电互连,其中所述自对准垂直互连通道包括:所述自对准垂直互连通道的第一垂直互连通道部分,其延伸至所述下垫金属线的相应凹槽区域中以与所述下垫金属线自对准;以及所述自对准垂直互连通道的第二垂直互连通道部分,其在所述凹槽区域之外延伸至所述垂直互连通道开口宽度的。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780018285.3/,转载请声明来源钻瓜专利网。
- 上一篇:通过氢退火恢复钴电阻
- 下一篇:用于被堆叠的晶粒的纳米级互连阵列
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造