[发明专利]具有系统高速缓存和本地资源管理的功率降低存储器子系统有效
| 申请号： | 201780019649.X | 申请日： | 2017-03-03 |
| 公开（公告）号： | CN109074331B | 公开（公告）日： | 2022-03-22 |
| 发明（设计）人： | Y·李;D·T·全;A·阿尔蒂耶里 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F1/3203 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 张扬;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 针对用于降低存储器子系统功率的方法，公开了系统、方法和计算机程序。在一种示例性方法中，系统资源管理器向双数据速率(DDR)子系统提供多个存储器客户端的存储器性能要求。所述DDR子系统和所述系统资源管理器存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统(SoC)上。确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率。所述DDR子系统基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来对DDR时钟频率进行控制。 | ||
| 搜索关键词： | 具有 系统 高速缓存 本地 资源管理 功率 降低 存储器 子系统 | ||
【主权项】：
1.一种用于降低存储器子系统功率的方法，所述方法包括：系统资源管理器向双数据速率(DDR)子系统提供多个存储器客户端的存储器性能要求，所述DDR子系统和所述系统资源管理器存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统上；确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率；以及所述DDR子系统基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来对DDR时钟频率进行控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780019649.X/，转载请声明来源钻瓜专利网。
