[发明专利]贴合式SOI晶圆的制造方法有效
申请号: | 201780024927.0 | 申请日: | 2017-05-09 |
公开(公告)号: | CN109075028B | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | 若林大士;目黑贤二;二井谷美保 | 申请(专利权)人: | 信越半导体株式会社 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/205;H01L27/12 |
代理公司: | 北京京万通知识产权代理有限公司 11440 | 代理人: | 许天易 |
地址: | 日本东京都千*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种贴合式SOI晶圆的制造方法,包含下列步骤:于基底晶圆堆积多晶硅层;研磨多晶硅层得到研磨面;于接合晶圆形成绝缘膜;透过绝缘膜将多晶硅层的研磨面与接合晶圆予以贴合;将接合晶圆薄膜化,其中用100Ω·cm以上的单晶硅晶圆作为基底晶圆而堆积多晶硅层步骤中,更包含于基底晶圆的堆积多晶硅层表面上先形成氧化膜的阶段,多晶硅层的堆积是通过升温至1000℃以上规定温度为止,且在规定温度下供给多晶硅层原料气体而进行,更进一步在升温至规定温度为止之际中也供给多晶硅层原料气体。由此,得以保持高生产率并抑制多晶硅层的单晶化。 | ||
搜索关键词: | 贴合 soi 制造 方法 | ||
【主权项】:
1.一种贴合式SOI晶圆的制造方法,将皆为硅单晶所构成的接合晶圆及基底晶圆透过绝缘膜予以贴合而制造贴合式SOI晶圆,该制造方法包含下列步骤:于该基底晶圆被贴合的贴合面侧予以堆积多晶硅层;研磨该多晶硅层的表面而得到研磨面;于该接合晶圆的贴合面形成该绝缘膜;透过该绝缘膜将该基底晶圆的该多晶硅层的该研磨面与该接合晶圆予以贴合;以及将经贴合的该接合晶圆予以薄膜化而形成SOI层,其中,使用电阻率100Ω·cm以上之单晶硅晶圆作为该基底晶圆,堆积该多晶硅层的步骤,更包含于该基底晶圆的堆积该多晶硅层的表面上预先形成氧化膜的阶段,该多晶硅层的堆积是通过升温至1000℃以上的规定温度为止,且在该规定温度下供给该多晶硅层的原料气体而进行,更进一步在升温至该规定温度为止之际中也供给该多晶硅层的原料气体。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于信越半导体株式会社,未经信越半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780024927.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造