[发明专利]用于块ISA处理器的并行指令调度器在审
| 申请号： | 201780026326.3 | 申请日： | 2017-04-25 |
| 公开（公告）号： | CN109074259A | 公开（公告）日： | 2018-12-21 |
| 发明（设计）人： | A·L·史密斯;J·S·格雷 | 申请（专利权）人： | 微软技术许可有限责任公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 美国华*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于实现包括现场可编程门阵列(FPGA)实现的基于块的处理器的装置和方法。在所公开的技术的一个示例中，指令译码器被配置为针对指令块中的指令集生成就绪状态数据，指令集中的每个指令与编码在事务块中的不同指令标识符相关联，并且并行指令调度器被配置为基于译码的就绪状态数据而从指令集发出指令。在一些示例中，并行指令调度器允许根据可用的FPGA部件的大小和类型的改进的面积和能量节省。 | ||
| 搜索关键词： | 并行指令 调度器 就绪状态 指令集 处理器 现场可编程门阵列 指令 指令标识符 指令译码器 发出指令 能量节省 指令集中 面积和 可用 译码 配置 关联 事务 改进 | ||
【主权项】：
1.一种包括基于块的处理器的装置，所述基于块的处理器包括：指令译码器，其被配置为针对指令块中的指令集生成就绪状态数据，所述指令集中的每个指令与编码在所述指令块中的不同指令标识符相关联；以及并行指令调度器，其被配置为基于译码的就绪状态数据而从所述指令集发出指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微软技术许可有限责任公司，未经微软技术许可有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780026326.3/，转载请声明来源钻瓜专利网。
- 上一篇：具有指令先行发出逻辑的处理器
- 下一篇：乱序的基于块的处理器和指令调度器
