[发明专利]用于在非均匀计算装置中重排序的方法和设备在审

专利信息
申请号: 201780032617.3 申请日: 2017-03-16
公开(公告)号: CN109196489A 公开(公告)日: 2019-01-11
发明(设计)人: 乔纳森·柯蒂斯·比尔德;温迪·埃尔萨瑟;王世波 申请(专利权)人: ARM有限公司
主分类号: G06F15/78 分类号: G06F15/78;G06F9/38
代理公司: 北京东方亿思知识产权代理有限责任公司 11258 代理人: 林强
地址: 英国*** 国省代码: 英国;GB
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种数据处理设备包括多级存储器系统、在第一级处耦合到存储器系统的一个或多个第一处理单元以及一个或多个第二处理单元,每个第二处理单元在第二级处耦合到存储器系统。第一重排序缓冲器在第一和第二处理单元执行指令期间维持数据顺序,并且第二重排序缓冲器在由相关联的第二处理单元执行指令期间维持数据顺序。所述第一重排序缓冲器中的条目根据指示符位被配置为单个指令的条目或指向所述第二重排序缓冲器中的条目的指针。所述第二重排序缓冲器中的条目包括指令块开始地址和结束地址以及输入和输出寄存器的指示符。当由所述重排序缓冲器指示的所有输入可用时,指令被释放到处理单元。
搜索关键词: 重排序缓冲器 处理单元 条目 指令 存储器系统 耦合到 数据处理设备 多级存储器 方法和设备 输出寄存器 单个指令 计算装置 开始地址 指示符位 第一级 非均匀 指示符 重排序 可用 指向 关联 指针 释放 配置
【主权项】:
1.一种用于执行指令的数据处理设备,所述数据处理设备包括:包括第一级和第二级的多级存储器系统,其中,所述第一级包括一个或多个缓存;一个或多个主机处理器,每个主机处理器具有耦合到所述一个或多个缓存中的缓存的第一处理单元和用于保持数据值的多个寄存器;一个或多个第二处理单元,每个第二处理单元在所述第二级处紧密耦合到所述存储器系统;第一重排序缓冲器,所述第一重排序缓冲器能够操作用于在由所述第一处理单元和第二处理单元执行指令期间维持数据顺序;第二重排序缓冲器,所述第二重排序缓冲器与所述一个或多个第二处理单元的处理单元相关联,并且能够操作用于在由相关联的处理单元执行所述指令期间维持数据顺序;以及指令调度器,所述指令调度器能够操作用于将所述指令选择性地路由到所述第一处理单元和第二处理单元中的一个或多个;其中,所述第一重排序缓冲器被配置为存储多个行,每个行包括指示符位和条目,其中,根据所述指示符位的值,所述条目包括用于单个指令的条目或指向用于指令块的所述第二重排序缓冲器中的条目的指针,其中,所述第二重排序缓冲器被配置为存储指令块的一个或多个条目,指令块的条目包括:所述指令块的起始地址、所述指令块的结束地址、向所述指令块提供输入值的多个寄存器的寄存器的指示符以及用于保持由执行所述指令块产生的输出值的多个寄存器的寄存器的指示符,并且其中,当由所述第一重排序缓冲器和第二重排序缓冲器指示的所有输入都可用时,将指令释放到所述第一处理单元和第二处理单元中的处理单元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780032617.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code