[发明专利]用于基于处理器的系统中的压缩存储器行的预提取机制在审
| 申请号： | 201780033726.7 | 申请日： | 2017-06-06 |
| 公开（公告）号： | CN109196488A | 公开（公告）日： | 2019-01-11 |
| 发明（设计）人： | A·A·奥波尔图斯瓦伦祖埃拉;N·根格;G·S·查布拉;R·辛尼尔;A·贾纳吉拉曼 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F12/0886 | 分类号： | G06F12/0886;G06F12/0855;H03M7/30;G06F12/02 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的一些方面涉及一种用于缓存行压缩系统的预提取机制，其增加RAM容量且优化溢出区读取。举例来说，预提取机制可以允许存储器控制器管线式处理来自具有固定大小槽位的区(主压缩区)的读取和来自溢出区的读取。所述溢出区被布置为使得可以由解压缩引擎计算最可能包括特定行的溢出数据的缓存行。以此方式，缓存行解压缩引擎可以在找到所述溢出数据的实际位置之前事先提取所述溢出区。 | ||
| 搜索关键词： | 溢出 读取 缓存行 预提取 解压缩 引擎 存储器控制器 压缩存储器 实际位置 压缩系统 管线式 主压缩 处理器 槽位 优化 | ||
【主权项】：
1.一种存储器装置，其包括：主压缩数据区，其被配置成存储缓存行的压缩数据，其中所述缓存行具有第一大小；溢出数据区，其被配置成存储超过所述第一大小的所述缓存行的溢出数据；以及存储器访问装置，其被配置成检索所述缓存行的所述压缩数据，并且被配置成基于正在检索的所述缓存行检索所述溢出数据区的溢出行，其中所述溢出行的所述检索在所述缓存行的所述压缩数据的所述检索完成之前开始。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780033726.7/，转载请声明来源钻瓜专利网。
