[发明专利]蚀刻方法有效
申请号: | 201780034555.X | 申请日: | 2017-05-16 |
公开(公告)号: | CN109219867B | 公开(公告)日: | 2023-07-07 |
发明(设计)人: | 畑崎芳成;石田和香子;谷口谦介 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/28;H01L21/768 |
代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 龙淳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的蚀刻方法,通过对被处理体进行等离子体处理,相对于由氮化硅形成的第2区域(R2),有选择地蚀刻由氧化硅形成的第1区域(R1),其中,被处理体具有划成凹部的第2区域(R2)、填埋该凹部的第1区域(R1)、和设置在第1区域(R1)上的掩模(MK),该蚀刻方法包括:生成包含碳氟化合物气体的处理气体的等离子体的第1步骤;和利用沉积物中所含的碳氟化合物的自由基对第1区域进行蚀刻的第2步骤,在第2步骤中脉冲波状地施加有助于等离子体的形成的高频电功率,反复执行第1步骤和第2步骤。 | ||
搜索关键词: | 蚀刻 方法 | ||
【主权项】:
1.一种蚀刻方法,其通过对被处理体进行等离子体处理,相对于由氮化硅形成的第2区域,有选择地蚀刻由氧化硅形成的第1区域,所述蚀刻方法的特征在于:所述被处理体包括:形成有凹部的所述第2区域;以填埋该凹部并且覆盖所述第2区域的方式设置的所述第1区域;和设置于所述第1区域上的掩模,该掩模在所述凹部之上具有宽度比该凹部的宽度宽的开口,所述蚀刻方法包括:第1步骤,在收纳有所述被处理体的处理容器内生成包含碳氟化合物气体的处理气体的等离子体,在所述被处理体上形成包含碳氟化合物的沉积物;和第2步骤,利用所述沉积物中所包含的碳氟化合物的自由基对所述第1区域进行蚀刻,在该步骤中脉冲波状地施加有助于所述等离子体的形成的高频电功率,反复执行包含所述第1步骤和所述第2步骤的流程。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780034555.X/,转载请声明来源钻瓜专利网。
- 上一篇:蚀刻方法
- 下一篇:半导体装置以及半导体装置的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造