[发明专利]用于减小的泄漏电流和提高的去耦电容的标准单元架构有效

专利信息
申请号: 201780042853.3 申请日: 2017-07-12
公开(公告)号: CN109478550B 公开(公告)日: 2023-05-16
发明(设计)人: S·萨哈;X·陈;R·维兰谷迪皮查;D·库玛 申请(专利权)人: 高通股份有限公司
主分类号: H01L27/02 分类号: H01L27/02;H01L27/118;H01L27/092;H03K19/17728;H03K19/17736;H03K19/00;H03K19/003
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 标准单元IC可以包括多个pMOS晶体管,每个pMOS晶体管包括pMOS晶体管漏极、pMOS晶体管源极和pMOS晶体管栅极。多个pMOS晶体管中的每个pMOS晶体管漏极和pMOS晶体管源极可以耦接到第一电压源。标准单元IC还可以包括多个nMOS晶体管,每个nMOS晶体管包括nMOS晶体管漏极、nMOS晶体管源极和nMOS晶体管栅极。多个nMOS晶体管中的每个nMOS晶体管漏极和nMOS晶体管源极耦接到比第一电压源低的第二电压源。
搜索关键词: 用于 减小 泄漏 电流 提高 电容 标准 单元 架构
【主权项】:
1.一种标准单元集成电路(IC),包括:多个p型金属氧化物半导体(MOS)(pMOS)晶体管,所述多个pMOS晶体管中的每个pMOS晶体管具有pMOS晶体管漏极、pMOS晶体管源极和pMOS晶体管栅极,所述多个pMOS晶体管中的每个pMOS晶体管漏极和pMOS晶体管源极耦接到第一电压源,所述多个pMOS晶体管中的每个pMOS晶体管栅极由多个pMOS栅极互连中的pMOS栅极互连形成,所述pMOS栅极互连中的每一个在第一方向上延伸、并且耦接到所述第一电压源;以及多个n型MOS(nMOS)晶体管,所述多个nMOS晶体管中的每个nMOS晶体管具有nMOS晶体管漏极、nMOS晶体管源极和nMOS晶体管栅极,所述多个nMOS晶体管中的每个nMOS晶体管漏极和nMOS晶体管源极耦接到比所述第一电压源低的第二电压源,所述多个nMOS晶体管中的每个nMOS晶体管栅极由多个nMOS栅极互连中的nMOS栅极互连形成,所述nMOS栅极互连中的每一个在所述第一方向上延伸、并且耦接到所述第二电压源。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780042853.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top