[发明专利]基于块的处理器中的加载-存储顺序在审
| 申请号： | 201780044374.5 | 申请日： | 2017-07-20 |
| 公开（公告）号： | CN109478140A | 公开（公告）日： | 2019-03-15 |
| 发明（设计）人： | A·L·史密斯;J·S·格雷 | 申请（专利权）人： | 微软技术许可有限责任公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 美国华*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了与乱序处理器架构相关的技术。在所公开的技术的一个示例中，处理器包括解码逻辑和发布逻辑。解码逻辑被配置为解码指令块的存储掩码。指令块可以包括加载指令和存储指令。每个加载指令和存储指令包括指定指令块内的加载指令或存储指令的相对程序次序的标识符。存储掩码标识指令块的程序次序内的存储指令的位置。发布逻辑被配置为脱离程序次序地发布指令块中的至少一个指令。发布逻辑可以被配置为使用经解码的存储掩码，以仅在已经发布在加载指令之前的所有存储指令之后才发布加载指令。 | ||
| 搜索关键词： | 存储指令 加载指令 程序次序 发布 掩码 指令 存储 解码逻辑 处理器 配置 标识符 乱序处理器 解码 标识指令 存储顺序 解码指令 加载 架构 脱离 | ||
【主权项】：
1.一种处理器，包括：解码逻辑，所述解码逻辑被配置为解码指令块的存储掩码，所述指令块包括加载指令和存储指令，每个加载指令和存储指令包括指定所述指令块内的指令的相对程序次序的标识符，所述存储掩码标识在所述指令块的所述程序次序内的所述存储指令的位置；以及发布逻辑，所述发布逻辑被配置为：脱离程序次序地发布所述指令块的至少一个指令，并且使用经解码的所述存储掩码来仅在所述加载指令之前的所有存储指令已经被发布之后才发布加载指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微软技术许可有限责任公司，未经微软技术许可有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780044374.5/，转载请声明来源钻瓜专利网。
