[发明专利]用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法有效
申请号: | 201780045678.3 | 申请日: | 2017-07-21 |
公开(公告)号: | CN109478502B | 公开(公告)日: | 2022-12-06 |
发明(设计)人: | 约翰·哈塔拉 | 申请(专利权)人: | 瓦里安半导体设备公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033;H01L21/311;H01L21/3065 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 杨文娟;臧建明 |
地址: | 美国麻萨诸塞州格洛斯特郡*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法,该用于形成用以图案化衬底的结构的方法可包含:在安置于衬底上的掩模中提供初始掩模特征,初始掩模特征包括第一材料,衬底限定衬底平面;将离子作为离子束相对于衬底平面的垂线以非零入射角θ引导到初始掩模特征,其中形成复合掩模特征,复合掩模特征包括安置在初始掩模特征上的帽材料,帽材料包括离子;以及执行衬底蚀刻,其中在衬底中形成蚀刻特征,其中初始掩模特征的至少一部分在衬底蚀刻之后仍保留,其中衬底蚀刻以第一蚀刻速率蚀刻第一材料且以第二蚀刻速率蚀刻帽材料,第一蚀刻速率大于第二蚀刻速率。 | ||
搜索关键词: | 用于 形成 用以 图案 衬底 结构 方法 以及 | ||
【主权项】:
1.一种方法,其包括:在安置于衬底上的掩模中提供初始掩模特征,所述初始掩模特征包括第一材料,所述衬底限定衬底平面;将离子作为离子束相对于所述衬底平面的垂线以非零入射角θ引导到所述初始掩模特征,其中形成复合掩模特征,所述复合掩模特征包括安置在所述初始掩模特征上的帽材料,所述帽材料包括所述离子;以及执行衬底蚀刻,其中在所述衬底中形成蚀刻特征,其中所述初始掩模特征的至少一部分在所述衬底蚀刻之后仍保留,其中所述衬底以第一蚀刻速率蚀刻所述第一材料且以第二蚀刻速率蚀刻所述帽材料,所述第一蚀刻速率大于所述第二蚀刻速率。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瓦里安半导体设备公司,未经瓦里安半导体设备公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780045678.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造