[发明专利]具有带读取和读取/前进操作数编码的流引擎的数据处理设备有效
申请号: | 201780050918.9 | 申请日: | 2017-07-07 |
公开(公告)号: | CN109643233B | 公开(公告)日: | 2022-11-25 |
发明(设计)人: | J·茨维西亚克 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 赵志刚;赵蓉民 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在所描述的示例中,数字信号处理器中的流引擎(2700)指定到功能单元的固定数据流。由功能单元(3020)使用的数据被对应指令的输入操作数字段(1305)控制,指令由指令解码器(113)解码。第一子编码器(3011)和第二子编码器(3012)控制来自对应寄存器堆(231,232,233)的数据提供。第三子解码器(3013)检测只读操作数编码并将输出数据从流头端寄存器(2718)提供给功能单元(3020)。第四子解码器(3014)检测读取/前进操作数编码,将数据从流头端寄存器(2718)提供给功能单元(3020)并且还使流前进。类似的第五子码解码器(3015)和第六子码解码器(3016)控制来自第二流的第二头端寄存器(2728)的数据提供。 | ||
搜索关键词: | 具有 读取 前进 作数 编码 引擎 数据处理 设备 | ||
【主权项】:
1.一种数字信号处理器,其包括:数据寄存器堆,其包括由寄存器编号存储数据指定的多个数据寄存器;指令存储器,其存储指令,每个指令指定数据处理操作和至少一个数据操作数字段;指令解码器,其连接到所述指令存储器,用于顺序地从所述指令存储器中调用指令并确定指定的数据处理操作和指定的至少一个操作数;至少一个功能单元,其连接到所述数据寄存器堆和所述指令解码器,用于根据至少一个操作数执行数据处理操作并将结果存储在指令指定的数据寄存器中,所述至少一个操作数对应于由所述指令解码器解码的指令;流引擎,其连接到所述指令解码器,所述流引擎响应于流开始指令而操作,以从存储器中调用指令指定的多个数据元素序列的流,所述流引擎包括:流头端寄存器,所述流头端寄存器存储下一个要被使用的所述流的数据元素;以及其中所述指令解码器可操作用于:解码具有数据操作数字段的指令,所述数据操作数字段具有位编码的第一子集,以将存储在对应数据寄存器中的数据提供给对应的功能单元;解码具有带有预定读取位编码的数据操作数字段的指令,以将存储在所述流头端寄存器中的所述数据提供给所述对应的功能单元;并且解码具有带有预定的读取/前进位编码的数据操作数字段的指令,以将存储在所述流头端寄存器中的所述数据提供给所述对应的功能单元,并通过将所述流的下一个顺序数据元素存储在所述流头端寄存器中来使所述流引擎前进。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780050918.9/,转载请声明来源钻瓜专利网。
- 上一篇:具有协同异构处理器的计算机架构
- 下一篇:用于多源混合操作的装置、方法和系统