[发明专利]用于计算多层式感知器模型的模型计算单元和控制装置

摘要

本发明涉及用于计算多层式感知器模型的模型计算单元（22），其中模型计算单元（22）以硬件构造并且固定地接线，模型计算单元包括：‑计算核心（18），其构造用于根据输入参量向量（ut）的一个或多个输入参量来计算具有多个神经元（20）的多层式感知器模型的神经元层的一个或多个输出参量；‑存储器（12），其对于每个神经元层具有用于在相应的配置存储器区段（A）中存储配置参数的配置存储器区域（121）和用于在相应的数据存储器区段（D）中存储输入参量向量的输入参量和一个或多个输出参量（y[j]）的数据存储器区域（122）；‑DMA单元（17），其构造用于相继指示计算核心（18），分别基于相应的配置存储器区段（A）的配置参数计算神经元层并且计算输入参量向量（ut）的由此限定的输入参量并且将分别得出的输出参量（y[j]）存储到数据存储器区域（122）的通过相应的配置参数限定的数据存储器区段（D）中，其中彼此相继地考虑的配置存储器区段（A）的配置参数说明用于得出的输出参量的数据存储器区段（D），其相应于用于彼此相继的神经元层的计算的输入参量的数据存储器区段（D）。

主权项

1.用于计算多层式感知器模型的模型计算单元（22），其中，所述模型计算单元（22）以硬件构造并且固定地接线，所述模型计算单元包括：‑ 计算核心（18），所述计算核心构造用于根据输入参量向量（ut）的一个或多个输入参量来计算具有多个神经元（20）的多层式感知器模型的神经元层的一个或多个输出参量（y[j]）；‑ 存储器（12），所述存储器对于每个神经元层具有用于在相应的配置存储器区段（A）中存储配置参数的配置存储器区域（121）和用于在相应的数据存储器区段（D）中存储输入参量向量的输入参量和所述一个或多个输出参量（y[j]）的数据存储器区域（122）；‑ DMA单元（17），所述DMA单元构造用于相继指示所述计算核心（18），分别基于相应的配置存储器区段（A）的配置参数计算神经元层并且计算所述输入参量向量（ut）的通过所述配置参数限定的输入参量，并且将分别得出的输出参量（y[j]）存储到所述数据存储器区域（122）的通过相应的配置参数限定的数据存储器区段（D）中。