[发明专利]半导体集成电路及控制半导体集成电路的方法

摘要

本发明提高了设置有与时钟信号同步操作的存储器件的半导体集成电路中的时序误差精度。延迟部使数据信号延迟相互不同的两个延迟时间，并且将得到的信号输出为第一和第二延迟信号。保持部与指示预定的捕获时序的时序信号同步地保存第一和第二延迟信号。建立时间检测部检测在从预定的开始时序至预定的捕获时序的建立时间侧检测时段内保存的第一和第二延迟信号中的一者是否已经变化。保持时间检测部检测从在预定的捕获时序至预定的结束时序的保持时间侧检测时段内保存的第一和第二延迟信号中的另一者是否已经变化。

主权项

1.一种半导体集成电路，其包括：延迟部，所述延迟部被构造为使数据信号延迟相互不同的两个延迟时间，并且将两个延迟的所述数据信号输出为第一延迟信号和第二延迟信号；保持部，所述保持部被构造为与用于对预定的捕获时序给出指示的时序信号同步地保存所述第一延迟信号和所述第二延迟信号；建立时间检测部，所述建立时间检测部被构造为检测在从预定的开始时序至所述预定的捕获时序的建立时间检测时段内保持的所述第一延迟信号和所述第二延迟信号中的一者是否已经变化；和保持时间检测部，所述保持时间检测部被构造为检测在从所述预定的捕获时序至预定的结束时序的保持时间检测时段内保持的所述第一延迟信号和所述第二延迟信号中的另一者是否已经变化。