[发明专利]用于监视处理器的监视器

摘要

本发明涉及一种用于监视处理器(PC)的监视器。监视器(WDG)发送消息(MSG)给处理器(PC)；该处理器接着将关于其自身和必要时关于系统组件(SC)及其测试结果的状态信息在预确定时间作为应答(ANS)返回给监视器(WDG)。监视器(WDG)具有例如移位寄存器(SR)形式的事件存储器(ES)，在该事件存储器中监视器(WDG)记录应答(ANS)的历史并在出现故障的应答中检查模式。记录是由触发事件引起的，所述触发事件可以是各个应答的接收和/或指定接收时段的结束。根据模式，信号被发送到处理器和/或其它系统组件，如果必要的话它们启动措施并匹配它们的结构和/或实施的程序和/或这些实施的优先级等。

主权项

1.一种用于借助监视器(WDG)监视处理器(PC)的方法，所述监视器具有：时钟发生器(CTR)；包含n个结果存储器单元的结果存储器(ES)，其中n是大于1的正整数；用于将消息(MSG)从所述监视器(WDG)发送到所述处理器(PC)的第一激励装置(QSTM)；以及用于评估所述处理器(PC)的应答的第一评估装置(AVAL)，所述应答是所述处理器应所述监视器(WDG)的消息(MSG)而发送到所述监视器(WDG)的，其中在该方法中‑将n个信息(Inf₁到Inf_n)缓存在所述结果存储器(ES)的n个结果存储器单元中，其中n个缓存信息(Inf₁到Inf_n)从1到n连续编号，其中向n个缓存信息(Inf₁到Inf_n)中的每个分配从1到n连续编号的n个结果存储器位置中的一个结果存储器位置，以及其中n个缓存信息(Inf₁到Inf_n)中的每个具有至少一个第一信息分量，‑由所述监视器(WDG)向所述处理器(PC)发送可能涉及所述处理器(PC)本身和另外的系统组件(SC)的消息(MSG)，‑由所述处理器(PC)根据这些消息(MSG)向所述监视器(WDG)发送应答(ANS)，‑所述监视器(WDG)借助于所述第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为“正确”或“不正确”，‑其中‑‑如果应答(ANS)的内容与至少一个可能的期望内容一致，以及‑‑如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“正确”的，以及‑其中‑‑如果应答(ANS)的内容不与至少一个可能的期望内容一致，或者‑‑如果所述监视器(WDG)未在所述预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“不正确”的，以及‑在每次接收到所述处理器(PC)的应答(ANS)时在所述结果存储器(ES)中‑‑从该结果存储器(ES)中删除所述结果存储器(ES)的结果存储器单元中的第j个结果存储器位置上的缓存信息(例如Inf_j)，其中1≤j≤n，‑‑将剩余的[n‑1]个缓存信息(Inf_k)分别从相应的第k个结果存储器位置(p_k，其中1≤k≤m且k≠j)移位到别的结果存储器位置(p_k'，其中k'≠k且1≤k'≤n)，其中l≤k≤n且k≠j，以及‑‑至少将对所述处理器(PC)的接收到的应答(ANS)的评估的结果根据针对“正确”或“不正确”的值而用作结果存储器位置上的第j'个缓存信息(例如Inf_j')的至少新的第一分量，剩余的(n‑1)个缓存信息(Inf₁到Inf_n)中没有信息被移位到所述结果存储器位置中。