[发明专利]用于减小高速缓冲存储器中的功率消耗及读取误差的高速缓冲存储器时钟产生电路在审
| 申请号： | 201780057470.3 | 申请日： | 2017-09-01 |
| 公开（公告）号： | CN109716308A | 公开（公告）日： | 2019-05-03 |
| 发明（设计）人： | 迈克尔·潘 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F12/0864 | 分类号： | G06F12/0864;G06F12/0895;G11C8/18 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供用于减小高速缓冲存储器中的功率消耗及读取误差的高速缓冲存储器时钟产生电路。在一个方面，高速缓冲存储器时钟产生电路采用检测器电路，所述检测器电路经配置以接收路地址及产生指示高速缓冲读取请求是否产生单路命中的单向命中信号。时钟及启用电路经配置以响应于系统时钟信号及高速缓冲启用信号而产生高速缓冲时钟信号，并且响应于所述高速缓冲时钟信号及读取启用信号而产生高速缓冲读取启用信号。门控电路经配置以响应于单向命中信号、高速缓冲时钟信号及高速缓冲读取启用信号而产生读取时钟信号。感测放大器时钟产生电路经配置以响应于具有定义脉冲宽度的所述读取时钟信号而产生感测放大器时钟信号。 | ||
| 搜索关键词： | 高速缓冲 高速缓冲存储器 读取 启用信号 时钟信号 时钟产生电路 检测器 读取时钟信号 响应 感测放大器 功率消耗 命中信号 配置 减小 系统时钟信号 定义脉冲 读取请求 时钟产生 路地址 单路 门控 电路 | ||
【主权项】：
1.一种高速缓冲存储器时钟产生电路，其包括：检测器电路，其经配置以：接收包括多个位的路地址，其中所述多个位中的每个位对应于高速缓冲存储器中的多个路中的一个路并且指示高速缓冲读取请求的标签是否存在于所述对应路中；及响应于所述路地址的所述多个位中的一个位处于活动状态而产生处于活动状态的单向命中信号；时钟及启用电路，其经配置以：接收系统时钟信号、高速缓冲启用信号及读取启用信号；响应于所述系统时钟信号及所述高速缓冲启用信号各自处于活动状态而产生高速缓冲时钟信号；及响应于所述高速缓冲时钟信号及所述读取启用信号各自处于活动状态而产生处于活动状态的高速缓冲读取启用信号；门控电路，其经配置以响应于所述单向命中信号、所述高速缓冲时钟信号及所述高速缓冲读取启用信号各自处于活动状态而产生读取时钟信号；及感测放大器时钟产生电路，其经配置以响应于具有定义脉冲宽度的所述读取时钟信号而产生感测放大器时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780057470.3/，转载请声明来源钻瓜专利网。
