[发明专利]在漏极指尖与源极之间具有导电势垒的HEMT有效
| 申请号： | 201780070648.8 | 申请日： | 2017-11-10 |
| 公开（公告）号： | CN109952634B | 公开（公告）日： | 2022-09-23 |
| 发明（设计）人： | J·乔;N·蒂皮尔内尼;C·S·舒;S·彭德哈卡 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | H01L21/335 | 分类号： | H01L21/335;H01L29/778 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 林斯凯 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
在所描述实例中，高电子迁移率晶体管HEMT(340)包含在衬底(102)上的有源层(104)及在所述有源层(104)上的IIIA‑N族势垒层(106)。隔离区域(110)穿过所述势垒层(106)以提供在所述有源层(104)上包含所述势垒层(106)的至少一个经隔离有源区(106/104)。栅极(114)在所述势垒层(106)上方。漏极包含至少一个漏极指状件(120a)，所述至少一个漏极指状件包含具有延伸到所述势垒层(106)中以与所述有源层(104)接触的漏极触点(120b)的指尖(120a |
||
| 搜索关键词： | 指尖 之间 具有 导电 hemt | ||
【主权项】：
1.一种形成高电子迁移率晶体管HEMT的方法，其包括：提供衬底；在所述衬底上形成IIIA‑N族有源层；在所述有源层上形成IIIA‑N族势垒层；穿过所述势垒层形成至少一个隔离区域，以提供在所述有源层上包括所述势垒层的至少一个经隔离有源区；在所述势垒层上方形成栅极；形成漏极，所述漏极包括至少一个漏极指状件，所述至少一个漏极指状件包含具有延伸到所述势垒层中以提供与所述有源层的接触的漏极触点的指尖，及形成源极，所述源极具有延伸到所述势垒层中以提供与所述有源层的接触的源极触点，其中所述源极形成包围所述漏极的环圈，其中所述隔离区域包含定位于所述源极与所述漏极触点之间的一部分，因此导电势垒在所述漏极指状件的长度方向上位于所述指尖(漏极触点指尖)的所述漏极触点与所述源极之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780070648.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：用于晶片检验临界区域的产生的方法及系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
