[发明专利]多模式缓存无效在审
| 申请号： | 201780071808.0 | 申请日： | 2017-11-06 |
| 公开（公告）号： | CN109983446A | 公开（公告）日： | 2019-07-05 |
| 发明（设计）人： | R·阿代卡拉万;H·尚卡尔;R·库马尔 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F12/0891 | 分类号： | G06F12/0891;G11C15/04 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 支持缓存无效的不同模式的用于缓存无效的系统及方法包含接收匹配行信号(208)，所述匹配行信号指示搜索字与所述缓存的标签阵列(202)的条目之间是否存在匹配。所述匹配行信号锁存在由单个位失配时钟(210)的函数(220)控制的锁存器(222)中。所述单个位失配时钟的上升边缘基于用于确定所述搜索字与所述标签阵列的所述条目之间的单个位失配的延迟。通过所述锁存器输出对应于所述标签阵列的所述条目的用于使缓存线无效的无效信号(226)。 | ||
| 搜索关键词： | 缓存 匹配 标签阵列 失配 条目 搜索字 锁存器 上升边缘 无效信号 信号指示 多模式 缓存线 信号锁 延迟 输出 | ||
【主权项】：
1.一种缓存无效的方法，所述方法包括：接收匹配行信号，其中所述匹配行信号指示搜索字与所述缓存的标签阵列的条目之间是否存在匹配；将所述匹配行信号锁存在由锁存时钟控制的锁存器中，其中所述锁存时钟是单个位失配时钟的函数，其中所述单个位失配时钟的上升边缘基于用于确定所述搜索字与所述标签阵列的所述条目之间的单个位失配的延迟；及在所述锁存器的输出处生成无效信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780071808.0/，转载请声明来源钻瓜专利网。
