[发明专利]使用密度演化的用于极化码构造的嵌套结构有效
| 申请号： | 201780081143.1 | 申请日： | 2017-07-06 |
| 公开（公告）号： | CN110168975B | 公开（公告）日： | 2022-06-17 |
| 发明（设计）人： | 许昌龙;G·吴;T·理查森;侯纪磊 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 戴开良 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开内容的各方面涉及无线通信设备，其被配置为利用使用密度演化而构造的具有嵌套结构的单个主序列来生成极化码字，以用于识别冻结比特位置和信息比特位置。该单个主序列可以用于高达最大码字长度Nmax的任何码字长度N，以及还可以用于任何编码速率R。例如，根据长度Nmax的主序列，具有码字长度N(其中NNmax)的比特位置序列S可以是通过按照在主序列中提供的次序来在主序列中选择与在S中的各比特位置相对应的比特位置(索引)来获得的。 | ||
| 搜索关键词： | 使用 密度 演化 用于 极化 构造 嵌套 结构 | ||
【主权项】：
1.一种在进行发送的无线通信设备处进行极化编码的方法，包括：存取按照可靠性的次序来维护的最终比特位置的主序列，其中，所述主序列是利用密度演化来生成的以及被嵌套在包括具有相同速率水平的多个编码速率的编码速率向量之上，其中，所述主序列包括最大长度；根据所述主序列来生成针对包括小于所述最大长度的块长度的信息块的比特位置序列，其中，所述比特位置序列包括与所述块长度相对应的按照根据所述主序列的可靠性的次序来排列的多个所述最终比特位置；基于所述比特位置序列来识别在所述信息块中的信息比特位置和冻结比特位置；将信息比特放置在所述信息块的所述信息比特位置中，以及将冻结比特放置在所述信息块的所述冻结比特位置中；对所述信息块进行极化编码以产生极化码字；以及在无线空中接口上向进行接收的无线通信设备发送所述极化码字。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780081143.1/，转载请声明来源钻瓜专利网。
