[发明专利]一种大动态范围浮地忆阻等效元件及非线性可控模拟电阻

摘要

本发明提出了一种大动态范围浮地忆阻等效元件和非线性可控模拟电阻，利用普通结型场效应管JFET实现VCLR，在此基础上应用输入端口自举电路和输出端口自举电路，增大动态范围；采用两个电流跟随器，实现了浮地等效元件；为了扩大应用范围，本发明设计成可以在二端口忆阻和三端口镜像忆阻之间任意转换，也可以连接其他任意非线性电压源，作为一个大动态范围非线性可控模拟电阻使用。本发明的大动态范围浮地忆阻等效元件具有以下电气特性的优点：如低成本、对静电放电低敏感、对电磁干扰低敏感、可任意接入的浮地电路元件，大动态范围、可实现二端口忆阻和三端口镜像忆阻之间的任意转换。

主权项

1.一种大动态范围浮地忆阻等效元件(LDRFECM)，其特征在于：所述等效元件包括大动态范围浮地压控线性电阻(VCLR)和忆阻描述函数电路；其中，

大动态范围浮地VCLR包括JFET、输入端口自举电路和输出端口自举电路、两个电流跟随器；其中，所述输入端口自举电路和输出端口自举电路包括两个自举电路、两个电压跟随器A₂,A₅、减法器A₁₄、加法器A₁₃；第一自举电路由比例混合器A₃和加法器A₉构成，第二自举电路由比例混合器A₄和加法器A₁₀构成，所述输入端口自举电路和输出端口自举电路的比例因子α满足：0＜α＜1，A₃的同相输入端作为所述VCLR的输入端口A，A₄的同相输入端作为所述VCLR的输出端口B；加法器A₉将比例混合器A₄的输出和电压跟随器A₂跟随的输入电压V_A相加，加法器A₁₀将比例混合器A₃的输出和电压跟随器A₅跟随的输入电压V_B相加，加法器A₉的输出作为第一自举电路的输出，加法器A₁₀的输出作为第二自举电路的输出；第一自举电路的输出电压、第二自举电路的输出电压通过减法器A₁₄做差，所述加法器A₁₃将减法器A₁₄的输出电压、第二自举电路的输出电压、控制电压源的电压相加，所述加法器A₁₃的输出控制所述JFET的驱动端；所述电流跟随器实现大动态范围浮地VCLR的输入电流I_in、输出电流I_out与JFET的漏源电流I_DS三者相等；从而所述大动态范围浮地VCLR的输入电阻扩大了1/α倍；

所述忆阻描述函数电路包括忆阻输入端E、控制电压输出端C，所述忆阻描述函数电路使得输出的控制电压V_C与输入电压V_E的历史信息有关；

把所述大动态范围浮地VCLR的控制电压源的输入端与所述忆阻描述函数电路的控制电压输出端C连接，就构成了一个LDRFECM。

2.根据权利要求1所述的等效元件，其特征在于：将所述VCLR的输入端口A和所述VCLR的输出端口B作为LDRFECM的输入和输出端口，所述LDRFECM的忆阻R[q(t)]始终受V_C(t)控制；此时，该LDRFECM是一个三端镜像忆阻。

3.根据权利要求1所述的等效元件，其特征在于：将所述VCLR的输入端口A和所述VCLR的输出端口B通过减法器与所述忆阻输入端E直连，(V_A‑V_B)直接控制忆阻自身的电气特性；此时，该LDRFECM是一个二端口常规忆阻。

4.根据权利要求1所述的等效元件，其特征在于：第一电流跟随器的输入端与所述VCLR的输入端口A相连，其输出端与JFET的第一端口相连，第二电流跟随器的输入端与JFET的第二端口相连，其输出端与所述VCLR的输出端口B相连。

5.根据权利要求1所述的等效元件，其特征在于：所述比例混合器A₃的同相端与所述VCLR的输入端口A相连，反向端通过阻值为r的电阻接地，输出端通过阻值为(1‑α)r的电阻与反向端相连；所述比例混合器A₄的同相端与所述VCLR的输出端口B相连，反向端通过阻值为r的电阻接地，输出端通过阻值为(1‑α)r的电阻与反向端相连；加法器A₉的输出电压V₉＝V_A+(1‑α)V_B，和加法器A₁₀的输出电压V₁₀＝V_B+(1‑α)V_A，其中，V_A是所述VCLR的输入电压，V_B是所述VCLR的输出电压。

6.根据权利要求1所述的等效元件，其特征在于：所述JFET为N沟道JFET或者为P沟道JFET。

7.一种大动态范围非线性可控模拟电阻，其特征在于：所述非线性可控模拟电阻包括JFET、输入端口自举电路和输出端口自举电路、两个电流跟随器；其中，所述输入端口自举电路和输出端口自举电路包括两个自举电路、两个电压跟随器A₂,A₅、减法器A₁₄、加法器A₁₃；第一自举电路由比例混合器A₃和加法器A₉构成，第二自举电路由比例混合器A₄和加法器A₁₀构成，所述输入端口自举电路和输出端口自举电路的比例因子α满足：0＜α＜1，A₃的同相输入端作为所述非线性可控模拟电阻的输入端口A，A₄的同相输入端作为所述非线性可控模拟电阻的输出端口B；加法器A₉将比例混合器A₄的输出和电压跟随器A₂跟随的输入电压V_A相加，加法器A₁₀将比例混合器A₃的输出和电压跟随器A₅跟随的输入电压V_B相加，加法器A₉的输出作为第一自举电路的输出，加法器A₁₀的输出作为第二自举电路的输出；第一自举电路的输出电压、第二自举电路的输出电压通过减法器A₁₄做差，所述加法器A₁₃将减法器A₁₄的输出电压、第二自举电路的输出电压、控制电压源的电压相加，所述加法器A₁₃的输出控制所述JFET的驱动端；所述电流跟随器实现非线性可控模拟电阻的输入电流I_in、输出电流I_out与JFET的漏源电流I_DS三者相等；从而所述非线性可控模拟电阻的输入电阻扩大了1/α倍。

8.根据权利要求7所述的非线性可控模拟电阻，其特征在于：第一电流跟随器的输入端与所述非线性可控模拟电阻的输入端口A相连，其输出端与JFET的第一端口相连，第二电流跟随器的输入端与JFET的第二端口相连，其输出端与所述非线性可控模拟电阻的输出端口B相连。

9.根据权利要求7所述的非线性可控模拟电阻，其特征在于：所述比例混合器A₃的同相端与所述非线性可控模拟电阻的输入端口A相连，反向端通过阻值为r的电阻接地，输出端通过阻值为(1‑α)r的电阻与反向端相连；所述比例混合器A₄的同相端与所述非线性可控模拟电阻的输出端口B相连，反向端通过阻值为r的电阻接地，输出端通过阻值为(1‑α)r的电阻与反向端相连；加法器A₉的输出电压V₉＝V_A+(1‑α)V_B，和加法器A₁₀的输出电压V₁₀＝V_B+(1‑α)V_A，其中，V_A是所述非线性可控模拟电阻的输入电压，V_B是所述非线性可控模拟电阻的输出电压。

10.根据权利要求7所述的非线性可控模拟电阻，其特征在于：所述非线性可控模拟电阻的控制电压源的输入端与非线性电压源相连接。