[发明专利]掺杂方法在审
申请号: | 201810011756.4 | 申请日: | 2018-01-05 |
公开(公告)号: | CN110010451A | 公开(公告)日: | 2019-07-12 |
发明(设计)人: | 何川;陈炯 | 申请(专利权)人: | 上海凯世通半导体股份有限公司 |
主分类号: | H01L21/265 | 分类号: | H01L21/265;H01L21/266;H01L31/18 |
代理公司: | 上海弼兴律师事务所 31283 | 代理人: | 薛琦 |
地址: | 201203 上海市浦东新区*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种掺杂方法,包括:在第一导电类型衬底上形成预掺杂层;在该预掺杂层上设置第一掩膜,该预掺杂层上未被该第一掩膜遮挡的部分为第一开放区域;在该第一开放区域形成第二导电类型掺杂区;在该预掺杂层上设置第二掩膜,该预掺杂层上未被该第二掩膜遮挡的部分为第二开放区域,该第二开放区域和该第一开放区域完全不重叠;在该第二开放区域形成第一导电类型掺杂区,第一导电类型掺杂区和第二导电类型掺杂区被未经掺杂的预掺杂层隔离开。在对IBC电池进行掺杂时,引入了非晶硅或多晶硅,通过将尺寸合适的掩膜置于束流和衬底之间来阻挡部分区域的离子注入。通过掩膜的合理设置,最终以多晶硅来实现P区和N区之间的隔离。 | ||
搜索关键词: | 开放区域 预掺杂层 掩膜 掺杂区 第一导电类型 掺杂 导电类型 多晶硅 衬底 遮挡 隔离 合理设置 不重叠 掺杂的 非晶硅 束流 离子 电池 阻挡 引入 | ||
【主权项】:
1.一种掺杂方法,其特征在于,包括以下步骤:T1:在一第一导电类型衬底上形成一预掺杂层;T2:在该预掺杂层上设置一第一掩膜,该预掺杂层上未被该第一掩膜遮挡的部分为第一开放区域;T3:对该第一开放区域进行第二导电类型离子注入,以在该第一开放区域形成第二导电类型掺杂区,之后使该第一导电类型衬底离开该第一掩膜的作用区域;T4:在该预掺杂层上设置一第二掩膜,该预掺杂层上未被该第二掩膜遮挡的部分为第二开放区域,其中该第二开放区域和该第一开放区域完全不重叠;T5:对该第二开放区域进行第一导电类型离子注入,以在该第二开放区域形成第一导电类型掺杂区,之后使该第一导电类型衬底离开该第二掩膜的作用区域,其中该第一导电类型掺杂区和该第二导电类型掺杂区被未经掺杂的预掺杂层隔离开。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海凯世通半导体股份有限公司,未经上海凯世通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810011756.4/,转载请声明来源钻瓜专利网。
- 上一篇:用于结合基板的装置及方法
- 下一篇:具有栅极密封件的电路器件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造