[发明专利]一种基于时钟区域支持分段式可编程时钟网络结构

摘要

本发明公开了一种基于时钟区域支持分段式可编程时钟网络结构，该时钟网络结构包括布线时钟和分配时钟，布线时钟通过可编程特性保证时钟源到不同时钟区域内根时钟节点的路径延时相同，从而提供skew几乎为零的高性能时钟信号。在垂直方向和水平方向分别有n条布线时钟和n条分配时钟穿越每个时钟区域，n的值可调整。布线时钟连接时钟输入端口，将时钟信号送至时钟区域中的时钟根节点，然后通过分配时钟将时钟信号送至时钟区域各处。时钟区域内部采用鱼骨型时钟网络结构，每一个叶节点时钟通过分配时钟使能驱动。本发明适用于大规模高性能FPGA，可以提供低偏移高性能的时钟信号，满足大规模FPGA芯片对高性能时钟的需求。

主权项

1.一种基于时钟区域支持分段式可编程时钟网络结构，其特征在于，根据FPGA芯片的大小将FPGA芯片划分为若干个大小相同的时钟区域，时钟区域呈阵列式排列，且相邻时钟区域拼接在一起；所述可编程时钟网络结构包括时钟区域顶层的布线时钟、分配时钟以及时钟区域内部的鱼骨型时钟结构，布线时钟包括水平布线时钟和垂直布线时钟，分配时钟包括水平分配时钟和垂直分配时钟，布线时钟由固定延时的时钟布线段和可编程双向时钟驱动器组成，分配时钟由固定延时的时钟分配段和可编程双向时钟驱动器组成，在水平方向有n条水平布线时钟和n条水平分配时钟穿越每个时钟区域，在垂直方向有n条垂直布线时钟和n条垂直分配时钟穿越每个时钟区域，n为正整数，时钟布线段、时钟分配段穿越时钟区域，可编程双向时钟驱动器位于相邻两个时钟区域的拼接处；所述鱼骨型时钟结构包括一个根时钟节点以及若干叶时钟节点，每个时钟区域内部有一个根时钟节点，且根时钟节点位于垂直分配时钟的时钟分配段上，叶时钟节点与水平分配时钟的时钟分配段连接，布线时钟用于将时钟信号由时钟输入端口送至时钟区域内部的根时钟节点，且布线时钟可编程，垂直分配时钟用于将时钟信号由根时钟节点送至水平分配时钟，水平分配时钟用于将时钟信号送至鱼骨型时钟结构的各叶时钟节点。