[发明专利]一种并行竞争神经网络芯片的优化方法和装置

摘要

本发明公开了一种并行竞争神经网络芯片的优化方法和装置，所述装置包括缓存单元、多个可重构网络矩阵单元、取数单元、主控单元。所述方法包括以下步骤：可重构网络矩阵单元根据主控单元发送的初始参数配置信息，获取缓存单元中的各个参数元素，构建出相应的神经网络单元；神经网络单元进行神经网络训练，主控单元根据神经网络单元的训练结果不断地淘汰训练结果最差的神经网络单元，并将淘汰的神经网络的电路资源(即参数元素)重新分配给未淘汰的神经网络,直至剩余的神经网络单元数量不大于预设数量值，剩余的神经网络单元具有最优的电路资源，可以高效地进行神经网络计算，提高识别效率。

主权项

1.一种并行竞争神经网络芯片的优化装置，其特征在于，所述装置包括缓存单元、多个可重构网络矩阵单元、取数单元、主控单元；每个可重构网络矩阵单元均与取数单元连接，取数单元与缓存单元连接；主控单元与各个可重构网络矩阵单元连接；所述缓存单元用于存储参数元素；所述主控单元用于配置各个神经网络单元对应的初始参数配置信息，所述初始参数配置信息包括神经网络单元所需的各个参数元素最小数量；所述取数单元用于根据初始参数配置信息从缓存单元中获取相应数量的参数元素，所述可重构网络矩阵单元用于根据各个参数元素构建出相应的神经网络单元；所述主控单元还用于配置参数优化信息，并根据均分规则将缓存单元中剩余的参数元素平均配置至各个神经网络单元；所述神经网络单元用于接收主控单元发送的测试数据，进行神经网络训练，并将神经网络训练的结果发送至主控单元；所述主控单元用于根据各个神经网络单元的训练结果，确定当前训练结果最差的神经网络单元，并对该神经网络单元进行拆分，将拆分得到的参数元素存储至缓存单元中，以及用于根据均分规则将当前缓存单元中的所有参数元素重新配置至剩余的神经网络单元中；所述神经网络单元还用于再次接收主控单元发送的测试数据，进行神经网络训练，并将再次神经网络训练的结果发送至主控单元；所述主控单元用于根据各个神经网络单元的再次得到的训练结果，确定当前训练结果最差的神经网络单元，并对该神经网络单元进行拆分，将拆分得到的参数元素存储至缓存单元中，以及用于根据均分规则将当前缓存单元中的所有参数元素重新配置至剩余的神经网络单元中；重复上述步骤，直至剩余的神经网络单元数量不大于预设数量值。