[发明专利]微处理器电路以及执行神经网络运算的方法有效
| 申请号： | 201810016819.5 | 申请日： | 2018-01-05 |
| 公开（公告）号： | CN108256638B | 公开（公告）日： | 2021-06-22 |
| 发明（设计）人： | 陈静;李晓阳 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06N3/06 | 分类号： | G06N3/06 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 张瑾 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种微处理器电路以及一种执行神经网络运算的方法。微处理器电路适用于执行神经网络运算。所述微处理器电路包括参数产生模块、运算模块以及截位逻辑。所述参数产生模块并行接收所述神经网络运算的多个输入参数以及多个权重参数。所述参数产生模块依据所述多个输入参数以及所述多个权重参数来并行产生多个子输出参数。所述运算模块并行接收所述多个子输出参数。所述运算模块加总所述多个子输出参数，以产生加总参数。所述截位逻辑接收所述加总参数。所述截位逻辑对所述加总参数进行截位运算，以产生所述神经网络运算的输出参数。 | ||
| 搜索关键词： | 微处理器 电路 以及 执行 神经网络 运算 方法 | ||
【主权项】：
1.一种微处理器电路，适用于执行神经网络运算，其特征在于，包括：参数产生模块，用以并行接收所述神经网络运算的多个输入参数以及多个权重参数，并且所述参数产生模块依据所述多个输入参数以及所述多个权重参数来并行产生多个子输出参数；运算模块，耦接所述参数产生模块，并且用以并行接收所述多个子输出参数，其中所述运算模块加总所述多个子输出参数，以产生加总参数；以及截位逻辑，耦接所述运算模块，并且用以接收所述加总参数，其中所述截位逻辑对所述加总参数进行截位运算，以产生所述神经网络运算的输出参数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810016819.5/，转载请声明来源钻瓜专利网。
