[发明专利]一种低延迟指令调度器在审
| 申请号： | 201810030690.3 | 申请日： | 2018-01-12 |
| 公开（公告）号： | CN108196849A | 公开（公告）日： | 2018-06-22 |
| 发明（设计）人： | 洪振洲;李庭育;陈育鸣;魏智汎 | 申请（专利权）人： | 江苏华存电子科技有限公司 |
| 主分类号： | G06F8/41 | 分类号： | G06F8/41;G06F9/38 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 226300 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种低延迟指令调度器，包括微处理器和指令调度器，微处理器通过内部低延迟总线连接指令调度器，指令调度器分别连接多个硬件模块，且多个硬件模块分别连接局部内存总线，局部内存总线连接内部低延迟总线，本发明将指令调度器改接在局部内存总线或低延迟总线，如此可以大幅降低微处理器发命令的延迟时间，提升数十倍速度;将中央命令调度控制器改接于上述低延迟总线，省去每次系统经过外部总线发出命令与数据，等待子模块接收执行完毕后，送回执行结果的时间,可大大降低微处理器之等待下指令完成时间，大幅提升效能。 | ||
| 搜索关键词： | 指令调度器 低延迟 总线 微处理器 局部内存 硬件模块 总线连接 调度控制器 外部总线 指令完成 中央命令 子模块 延迟 | ||
【主权项】：
1.一种低延迟指令调度器，包括微处理器（1）和指令调度器（2），其特征在于：所述微处理器（1）通过内部低延迟总线（3）连接指令调度器（2），所述指令调度器（2）分别连接多个硬件模块，且多个硬件模块分别连接局部内存总线（4），所述局部内存总线（4）连接内部低延迟总线（3）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏华存电子科技有限公司，未经江苏华存电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810030690.3/，转载请声明来源钻瓜专利网。
