[发明专利]低延迟极化码译码器

摘要

本发明涉及一种缩减极化码SMS译码器计算单元路径的方法，本发明包括以下步骤：对于原有计算路径中先将输入数据的符号和绝对值进行结合作实数加法，然后再分离成符号和绝对值输出的过程，本发明利用并行计算的方法，用绝对值计算出全部三种可能的实数加法的结果，同时比较两个输入绝对值的大小并用符号表示，在下一个加法器周期直接通过符号判断筛选出正确的实数相加结果值，相比已有文献中的方法节省了符号和绝对值结合再分离所需要的一个加法器时延。从而将原有的计算路径从四个加法器缩减到了三个加法器，在短码长的情况下能使极化码SMS译码器提升33％的吞吐率以及27％的硬件效率。

主权项

1.极化码SMS译码器计算单元，包括一个模式一计算单元和一个模式二计算单元，分别如图1和图2所示。其特征在于：相比现有文献，本发明所设计的极化码SMS译码器计算单元采用了并行计算的方法，去掉了数据的符号位和绝对值的结合以及分离过程，从而节省了这一过程所需的大约一个加法器的时延，提高了译码器的吞吐率和硬件效率。目前已经有文献中，极化码译码算法中公式(1)可简化为公式(2)d＝a+ln[(1+eb+c)/(eb+ec)]  (1)d＝a+Sign(b)*Sign(c)*g(b,c)  (2)其中，g(b,c)＝s*Min(|b|,|c|)。本发明为公式(2)所设计的计算单元结构如图1所示，其特征包括如下步骤：步骤一：在第一个时钟周期，通过Scale单元同步计算|b|和|c|与修正因子s相乘后的修正值b’和c’，与此同时，通过一个Com‑Sel单元来比较|b|和|c|的大小并用一个1位符号EN指向两者中的较小值(|b|或|c|)。在符号计算端计算Sel1和Sel2的值。步骤二：在第二个时钟周期，根据步骤一中符号EN的指向，从b’和c’中选出修正后的较小值作为g(|b|,|c|)的值，并分别通过一个加法器和减法器同步计算g(|b|,|c|)‑|a|以及g(|b|,|c|)+|a|的值。步骤三：在第三个时钟周期，首先将步骤二中的g(|b|,|c|)‑|a|的计算结果及其借位符号Bout输入一个用于取模的C2S单元，得出|g(|b|,|c|)‑|a||的值，再通过对Sel2的符号判断从|g(|b|,|c|)‑|a||和g(|b|,|c|)+|a|中选出最终所需要的d的绝对值。同时在符号端求出d的符号值。结束模式一计算单元的工作。目前已有文献中，极化码SMS译码算法中公式(3)可简化为公式(4)d＝ln[(1+ea+b+c)/(ea+eb+c)]  (3)d＝s*Sign(a)*Sign(b+c)*Min(|a|,|b+c|)  (4)其中，a，b和c均为模式一计算单元的输入端，并且以符号位(Sign)和绝对值(Mag)分离的形式输入；s＝0.9375是引入的乘法修正因子，用来减少对原非线性函数的近似误差，在硬件上可以通过一个移位减法器实现。Min(|a|,|b+c|)表示求两个绝对值|a|和|b+c|之间的较小值。本发明为公式(4)所设计的计算单元结构如图2所示，其特征包括以下步骤：步骤一：在第一个时钟周期，通过加法器和减法器同步计算|b|+|c|，|b|‑|c|以及|c|‑|b|的值。在符号端计算Sel1的值。步骤二：在第二个时钟周期，通过对步骤一中的|b|‑|c|的借位符号Bout进行判断，从|b|‑|c|和|c|‑|b|中选出|b|‑|c|的绝对值，再通过对步骤一中得到的Sel1的判断，用一个选择器从|b|+|c|和||b|‑|c||中选出|b+c|的值，然后用Compare&select单元比较并选出|b+c|与|a|的较小值。步骤三：在第三个时钟周期，将得到的|b+c|+|a|的值送进Scale单元，求出最终所需输出结果d的绝对值。同时，在符号端求出最终所需要d的符号值。然后，结束模式二计算单元的工作。