[发明专利]约瑟夫森结结构、存储单元、存储单元阵列及制备方法有效

专利信息
申请号: 201810062542.X 申请日: 2018-01-23
公开(公告)号: CN108364951B 公开(公告)日: 2019-06-18
发明(设计)人: 李峰;彭炜;王镇 申请(专利权)人: 中国科学院上海微系统与信息技术研究所
主分类号: H01L27/115 分类号: H01L27/115;H01L39/22;H01L39/24
代理公司: 上海光华专利事务所(普通合伙) 31219 代理人: 佟婷婷
地址: 200050 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种约瑟夫森结结构、存储单元、存储单元阵列及制备方法,约瑟夫森结结构的制备包括:提供半导体衬底,依次形成底层NbN材料层、中间铁磁材料层及顶层NbN材料层;刻蚀以得到由底层NbN层、中间铁磁层及顶层NbN层构成的约瑟夫森结;形成绝缘层以及配线层,且配线层至少与顶层NbN层电连接。通过上述方案,本发明的约瑟夫森结结构,基于单晶NbN材料,可以提高约瑟夫森结的响应频率,提高了基于该约瑟夫森结的存储器的速度,保证了与其匹配的SQF数字电路的速度优势得以发挥;通过合适的溅射气压、靶基距、混合气体比、溅射电流等,解决了单晶难以制备的问题;通过约瑟夫森结结构的设计以及中间铁磁层工艺的优化,解决了薄膜厚度难以控制的技术问题。
搜索关键词: 约瑟夫森结 制备 顶层 存储单元阵列 中间铁磁层 存储单元 材料层 配线层 单晶 绝缘层 混合气体比 铁磁材料层 溅射气压 数字电路 速度优势 响应频率 存储器 靶基距 电连接 衬底 刻蚀 半导体 薄膜 匹配 优化 保证
【主权项】:
1.一种约瑟夫森结结构的制备方法,其特征在于,包括如下步骤:1)提供一半导体衬底,并于所述半导体衬底上依次形成底层NbN材料层、中间铁磁材料层以及顶层NbN材料层,其中,所述底层NbN材料层的材料、所述顶层NbN材料层的材料均包括单晶NbN,所述中间铁磁材料层的厚度介于2~10nm之间,其中:所述单晶NbN均采用在氮气和氩气构成的混合气体的气氛下,利用铌靶材进行溅射的工艺制备得到,所述混合气体中氩气和氮气的比例包括(9~11):(2~4);溅射气压介于1~3mTorr之间;溅射电流介于1.0~1.4A之间;靶基距介于60~70mm之间;所述中间铁磁材料层的材料包括NiCu,通过溅射工艺形成所述NiCu,其中,所述溅射工艺中,靶基距介于8~12cm之间;溅射电流介于80~120mA之间;溅射气压介于0.5~1.5mTorr之间;氩气流量介于15~25sccm之间;2)刻蚀去除部分所述顶层NbN材料层、部分所述中间铁磁材料层以及部分所述底层NbN材料层,以得到由底层NbN层、中间铁磁层及顶层NbN层构成的约瑟夫森结;3)于步骤2)所得到结构的表面形成一绝缘层,并于所述绝缘层对应于所述约瑟夫森结的位置形成第一开口,所述第一开口暴露出所述顶层NbN层;以及4)于步骤3)所得到结构的表面形成一超导材料层,并刻蚀所述超导材料层以形成配线层,且所述配线层至少与所述顶层NbN层电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810062542.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top