[发明专利]一种芯片设计中定位绕线拥塞的方法及系统

摘要

本发明揭示了一种芯片设计中定位绕线拥塞的方法及系统，方法包括获取门级网表，并获取所述门级网表中每个底层子模块的总绕线数和总面积；根据每个底层子模块的总绕线数和总面积获得每个底层子模块的绕线拥塞度，并根据绕线拥塞度定位发生绕线拥塞的底层子模块。本发明能够在芯片设计和综合阶段快速发现和定位芯片中发生绕线拥塞的底层子模块，确保了芯片的物理可实现性。 1

主权项

1.一种芯片设计中定位绕线拥塞的方法，其特征在于，包括如下步骤：

S1，获取门级网表，并获取所述门级网表中每个底层子模块的总绕线数和总面积；

S2，根据每个底层子模块的总绕线数和总面积获得每个底层子模块的绕线拥塞度，并根据绕线拥塞度定位发生绕线拥塞的底层子模块。

2.根据权利要求1所述的方法，其特征在于，在步骤S1中，每个底层子模块均包括若干个相连接的逻辑器件，底层子模块的总绕线数通过如下步骤获取：

S101，获取每个逻辑器件上与其他逻辑器件相连的输入端数量和输出端数量；

S102，根据如下公式计算每个逻辑器件的独占连线数，

Z_i＝(N_i+M_i)/2

其中，N_i为第i个逻辑器件的输入端数量，M_i为第i个逻辑器件的输出端数量，Z_i表示第i个逻辑器件的独占连线数，i为大于0自然数；

S103，将每个逻辑器件的独占连线数相加获得总绕线数。

3.根据权利要求1所述的方法，其特征在于，所述绕线拥塞度包括第一绕线拥塞值和第二绕线拥塞值，所述第一绕线拥塞值为总绕线数与总面积的比值，所述第二绕线拥塞值为总绕线数，根据第一绕线拥塞值和第二绕线拥塞值的大小判断底层子模块是否存在绕线拥塞的风险。

4.根据权利要求3所述的方法，其特征在于，当第一绕线拥塞值超过预设的第一拥塞阈值，且第二绕线拥塞值小于预设的第二拥塞阈值时，则该底层子模块不会存在绕线拥塞的风险；

当第一绕线拥塞值未超过预设的第一拥塞阈值，且第二绕线拥塞值大于预设的第二拥塞阈值时，则该底层子模块不会存在绕线拥塞的风险；

当第一绕线拥塞值超过预设的第一拥塞阈值且第二绕线拥塞值大于预设的第二拥塞阈值时，则该底层子模块存在绕线拥塞的风险。

5.根据权利要求3所述的方法，其特征在于，所述第一拥塞阈值通过包括如下步骤获得：

S201，将所有底层子模块对应的第一绕线拥塞值按照从大到小的顺序排列并去除最大值和最小值；

S202，计算余下的第一绕线拥塞值的平均值，获得中值拥塞度；

S203，将中值拥塞度与经验值系数相乘，获得第一拥塞阈值。

6.一种芯片中定位绕线拥塞的系统，其特征在于，包括

网表处理单元，用于获取门级网表并获取所述门级网表中每个底层子模块的总绕线数和总面积；以及

绕线拥塞定位单元，用于根据每个底层子模块的总绕线数和总面积获得每个底层子模块的绕线拥塞度，并根据绕线拥塞度定位发生绕线拥塞的底层子模块。

7.根据权利要求6所述的系统，其特征在于，网表处理单元包括

网表获取单元，所述网表获取单元用于获取门级网表；

总绕线数获取单元，所述总绕线数获取单元用于获取门级网表中每个底层子模块的总绕线数；以及

总面积获取单元，所述总面积获取单元用于获取门级网表中每个底层子模块的总面积。

8.根据权利要求6所述的系统，其特征在于，所述绕线拥塞定位单元包括

绕线拥塞度获取单元，所述绕线拥塞度获取单元用于根据每个底层子模块的总绕线数和总面积获得每个底层子模块的绕线拥塞度；

分析定位单元，所述分析定位单元用于根据绕线拥塞度定位发生绕线拥塞的底层子模块。

9.根据权利要求6所述的系统，其特征在于，所述绕线拥塞度包括第一绕线拥塞值和第二绕线拥塞值，所述第一绕线拥塞值为总绕线数与总面积的比值，所述第二绕线拥塞值为总绕线数，根据第一绕线拥塞值和第二绕线拥塞值的大小判断底层子模块是否存在绕线拥塞的风险。

10.根据权利要求9所述的系统，其特征在于，当第一绕线拥塞值超过预设的第一拥塞阈值，且第二绕线拥塞值小与预设的第二拥塞阈值时，则该底层子模块不会存在绕线拥塞的风险；当第一绕线拥塞值未超过预设的第一拥塞阈值，且第二绕线拥塞值大于预设的第二拥塞阈值时，则该底层子模块不会存在绕线拥塞的风险；当第一绕线拥塞值超过预设的第一拥塞阈值且第二绕线拥塞值大于预设的第二拥塞阈值时，则该底层子模块存在绕线拥塞的风险。